数字边沿鉴相器 verilog源程序

相 关 资 源

• 数字边沿鉴相器 verilog源程序免费下载

  资源简介：数字边沿鉴相器 verilog源程序

  标签： verilog 数字 鉴相器 源程序

  上传时间： 2014-12-07

  上传用户：爺的气质

• verilog编写基于fpga的鉴相器模块免费下载

  资源简介：verilog编写基于fpga的鉴相器模块

  标签： verilog fpga 编写 模块

  上传时间： 2013-08-19

  上传用户：18752787361

• verilog编写基于fpga的鉴相器模块免费下载

  资源简介：verilog编写基于fpga的鉴相器模块

  标签： verilog fpga 编写 模块

  上传时间： 2016-08-09

  上传用户：jackgao

• 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。免费下载

  资源简介：介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。

  标签： FPGA 数字锁相环 分 基本结构

  上传时间： 2016-08-12

  上传用户：xiaoyunyun

• 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值免费下载

  资源简介：数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值

  标签： FPGA 数字 价值 鉴相器

  上传时间： 2017-01-08

  上传用户：cursor

• DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K免费下载

  资源简介：DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

  标签： signal_out signal_in DPLL 模

  上传时间： 2013-12-26

  上传用户：希酱大魔王

• 在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消免费下载

  资源简介：在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳.

  标签： 环路 软件接收机 模糊逻辑 控制器

  上传时间： 2016-09-01

  上传用户：lindor

• ADI公司鉴相器锁相程序（51单片机代码）免费下载

  资源简介：ADI公司鉴相器锁相程序（51单片机代码）

  标签： ADI 51单片机 鉴相器 程序

  上传时间： 2017-03-14

  上传用户：woshiayin

• 锁相环中鉴相器的设计与仿真免费下载

  资源简介：该文档为锁相环中鉴相器的设计与仿真总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： 锁相环 鉴相器

  上传时间： 2022-04-01

  上传用户：aben

• 基于单片机的旋转编码器鉴相方法免费下载

  资源简介：摘要! 就如何使用单片机对旋转增量编码器鉴相进行了研究! 给出了常用的鉴相算法以及识 别"毛刺#的方法!并通过在!AVR单片机上编程验证了所给出的鉴相方法$ 更多编码器知识请访问http://www.elecfans.com/zhuanti/20111111242149.html  

  标签： 单片机 旋转编码器 鉴相

  上传时间： 2013-11-16

  上传用户：wojiaohs