3 FPGA设计流程 完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后， ...
/dl/39062.html
标签： Xilinx FPGA 集成电路 动态老化
上传时间： 2013-11-18
上传用户：oojj
Xilinx可编程逻辑器件的高级应用与设计技巧 作者：孙航；出版社：电子工业出版社 内容简介：介绍了Xilinx器件的结构和特性；以及ISE及其辅助设计工具，嵌入式处理器的原理与设计，高速串行接口设计等内容。是一本比较全面介绍最新Xilinx器件和软件发展的书籍。 ...
/dl/39189.html
标签： Xilinx 可编程逻辑器件 设计技巧
上传时间： 2013-11-12
上传用户：笨小孩
深入剖析赛灵思（Xilinx）All Programmable三大创新器件:赛灵思在 28nm 节点上推出的多种新技术为客户带来了重大的超前价值，并使赛灵思领先竞争对手整整一代。赛灵思并不是简单地将现有的 FPGA 架构迁移到新的技术节点上，而是力求引领多种 FPGA 创新，并率先推出了 All Programmable 3D IC 和 S ...
/dl/39280.html
标签： Programmable Xilinx All 赛灵思
上传时间： 2013-10-29
上传用户：1427796291
第1章 数字系统EDA设计概论 第2章 可编程逻辑器件设计方法 第3章 VHDL语言基础 第4章 数字逻辑单元设计 第5章 数字系统高级设计技术（*） 第6章 基于HDL设计输入 第7章 基于原理图设计输入 第8章 设计综合和行为仿真 第9章 设计实现和时序仿真 第10章 设计下 ...
/dl/39481.html
标签： VHDL EDA
上传时间： 2013-11-01
上传用户：atdawn
FPGA全局时钟约束(Xilinx)
/dl/39502.html
标签： Xilinx FPGA 全局 时钟约束
上传时间： 2013-10-10
上传用户：stampede
本资料是关于Altera公司基本器件的主要介绍（主要特性、优势、适用配置器件、型号、引脚、下载电缆、软件等） 目 录 1、 MAX7000系列器件 2、 MAX3000A系列器件 3、 MAX II 系列器件 4、 Cyclone系列器件 5、 Cyclone II系列器件 6、 Stratix系列器件 7、 Stratix GX系 ...
/dl/39633.html
标签： ALTERA 器件
上传时间： 2013-11-04
上传用户：stst
连接图器件
/dl/39920.html
标签： 连接 器件
上传时间： 2013-11-11
上传用户：bioequ
赛灵思ZYNQ-7000EPP系列开辟新型器件先河
/dl/40015.html
标签： ZYNQ 7000 EPP 赛灵思
上传时间： 2013-10-17
上传用户：wangzhen1990
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...
/dl/40138.html
标签： 370 WP 智能时钟 动态
上传时间： 2015-01-02
上传用户：wutong
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VH ...
/dl/40186.html
标签： CPLD VHDL 语言 数字
上传时间： 2013-10-24
上传用户：古谷仁美
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
