用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计
/dl/17561.html
标签： VHDL FPGA FIR 语言
上传时间： 2013-08-07
上传用户：ukuk
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...
/dl/17596.html
标签： FIFO GRAY RAM 适配
上传时间： 2013-08-08
上传用户：13817753084
基于FPGA和PLL的函数信号发生器时钟部分的实现
/dl/17626.html
标签： FPGA PLL 函数信号发生器 时钟
上传用户：xzt
基于CPLD／FPGA的可编程逻辑器件，借助单片机AT89C51；利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。
/dl/17647.html
标签： CPLD FPGA 可编程逻辑器件
上传时间： 2013-08-09
上传用户：yd19890720
可编程逻辑器件是一种可以通过编程，改变系统连线，达到系统重构的器件，该器件\\\\\\\\r\\\\\\\\n可以现场编程，就是说当该器件安装到电路板上后，可以对它的功能进行重新设置，这样\\\\\\\\r\\\\\\\\n就可以非常方便的进行数字系统的设计与制作 ...
/dl/17688.html
标签： 可编程逻辑器件 编程
上传时间： 2013-08-10
上传用户：stella2015
用 ＦＰＧＡ 可编程器件和 ＶＨＤＬ 硬件描述语言来实现 Ｆｌａｓｈ 编程器
/dl/17689.html
标签： Flash FPGA VHDL 可编程器件
上传用户：450976175
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
/dl/17703.html
标签： VHDL 语言 分频 模块
上传用户：zxh122
设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪
/dl/17758.html
标签： 可编程逻辑器件 低频 数字 相位测量仪
上传时间： 2013-08-11
上传用户：a155166
用FPGA器件实现UART核心功能的一种方法.doc
/dl/17869.html
标签： FPGA UART 器件 核心
上传时间： 2013-08-14
上传用户：1583060504
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢
/dl/17873.html
标签： FPGA 大型 多时钟 策略
上传用户：zhichenglu
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
