排序:上传时间 相关度 下载量 查看数

旋转编码器 21291

按分类查找:

  • 全自动可遥控旗帜升降系统以AVR单片机为核心

    全自动可遥控旗帜升降系统以AVR单片机为核心,由PWM对电机进行变频调速,高精度光电编码器测速,闭环式电路控制。能够利用按键输入相应的指令控制旗帜的升降,还可以实现在特定位置停留的功能。利用LCD可以显示旗帜的实时高度和相应的控制命令,用LED指示旗帜是否处于半旗状态,具有语音提示报警功能,并可利用无线模块实现 ...

    /dl/475122.html

    标签: AVR 全自动 遥控 升降系统

    上传时间: 2017-08-08

    上传用户:ZJX5201314

  • 一种深度和拉力测量系统

    一种深度和拉力测量系统,采用quadrature编码器,且直接输入PIC单片机,其他硬件包括AD7714 24位高精度AD转换器,提供4路模拟输入。

    /dl/482308.html

    标签: 测量系统

    上传时间: 2013-12-24

    上传用户:yuanyuan123

  • 号由光电探测器检测后传送到相应的放大电路

    号由光电探测器检测后传送到相应的放大电路,放大电路采用集成运算放大器。按原先对光电探测器的编码规则采用多路优先编码器对信号进行编码。最后把编码值以串口的形式传送到计算机,利用计算机的强大功能对打靶结果进行各种处理。与计算机之间的串行数据传输由89C2051单片机实现。89C2051单片机的程序,使用keil编译器进行 ...

    /dl/484819.html

    标签: 光电探测器 传送 检测 放大电路

    上传时间: 2017-09-02

    上传用户:jichenxi0730

  • FPGA开发板的代码,简单的逻辑的实现

    基础实验_01_多路复用器   :4通道8位带三态输出 基础实验_02_多路解复用器 :4通道8位带三态输出 基础实验_03_编码器       :8位输入3位输出编码器 基础实验_04_优先编码器   :8位输入3位输出高位优先 基础实验_05_译码器       :3位输入8位输出译码器 . ...

    /dl/501431.html

    标签: FPGA 代码 verilog HDL 参考例程

    上传时间: 2015-03-30

    上传用户:YY-燕

  • 关于差分跳频资料

    将编码的差分跳频系统等效为串行级联码,充分利用频率转移函数所产生的网格关联信息, 采用软输入软输 算法,进行类Turbo串行迭代译码,能有效改善系统的误比特性能. 此,如何实现差 分跳频系统串行级联结构的外编码器和频率转移函数(( 函数)的匹配设计是值得深入研究的问题.基 于互信息的外信息转移图(ExIT)能有效预测迭 ...

    /dl/502530.html

    标签: G函数

    上传时间: 2015-04-27

    上传用户:xiefuai

  • 非死卡尔ftm

     feisikaer 野火库  ftm_正交解码 获取编码器的值,为电机的闭环控制提供方便

    /dl/507029.html

    标签: 程序

    上传时间: 2015-05-30

    上传用户:yzz116

  • 十大开源视频会议系统

    在视频会议领域,有许多可以值得参考的开源项目,这些开源项目有的是协议栈、有的是编码器或者是传输协议,由于视频会议系统是一个综合性的应用系统,里面包含功能较多,如能把这些开源项目选择性的加入我们的视频会议开发当中,我们的开发效率肯定会事半功倍,下面我们列举一下视频会议相关的十大开源项目,并对其重要性 ...

    /dl/507533.html

    标签: 视频会议

    上传时间: 2015-06-25

    上传用户:wangzuofei

  • 数字无线技术

    主要简介数字通信原理及技术, 信道编码是通过信道编码器和译码器实现的用于提高信道可靠性的理论和方法。本文介绍了几种主要的信道编码技术,分析了他们的原理以及它在各个方面的应用和研究,并对各种编码方法的优缺点进行了总结,对信道编码的未来进行了展望。 ...

    /dl/507661.html

    标签: 主要简介数字通信原理及技术

    上传时间: 2015-07-04

    上传用户:1314999

  • 基于FPGA的viterbi设计及Verilog代码

    viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。 (2<<(N-1))。所以viterbi译码一般应用在约束长度小于10的场合中。 先说编码(举例约束长度为7):编码器7个延迟器的状态(0,1)组成了整个编码器的64个状 ...

    /dl/512669.html

    标签: viterbi Verilog FPGA 代码

    上传时间: 2016-08-08

    上传用户:June

  • MSI设计

    1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 2. 掌握用MSI设计的组合逻辑电路的方法。

    /dl/513201.html

    标签: MSI 数字设计 proteus

    上传时间: 2016-10-24

    上传用户:eriilover