智能 全数字锁相环的设计
/dl/414329.html
标签： 全数字 锁相环
上传时间： 2013-12-15
上传用户：498732662
基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型，并用SIMULINK对数字锁相环的仿真模型进行仿真。
/dl/423937.html
标签： Top-down MATLAB 锁相环 建模方法
上传时间： 2014-01-15
上传用户：大三三
数字锁相环设计，深入了解锁相环设计，对于想要了解锁相环内部机理的朋友是很有帮助的
/dl/424940.html
标签： 数字锁相环
上传时间： 2017-04-08
上传用户：784533221
实现了数字锁的算法，程序十分可靠，欢迎大家下载
/dl/432746.html
标签： 数字 算法
上传时间： 2017-04-27
上传用户：84425894
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
/dl/435714.html
标签： DPLL PLL 数字锁相环 数字通信
上传时间： 2013-12-18
上传用户：libenshu01
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
/dl/438477.html
标签： VHDL 嵌入式 全数字 锁相环路
上传时间： 2017-05-11
上传用户：Divine
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF
/dl/469231.html
标签： Q5 数据 PLL 输入
上传时间： 2017-07-24
上传用户：璇珠官人
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最后用FPGA 予以实现。 ...
/dl/479533.html
标签： 环路滤波器 全数字 锁相环 设计实现
上传时间： 2017-08-18
上传用户：love_stanford
全数字锁相环（adpll)的部分源程序代码，是其中最重要的部分。
/dl/485423.html
标签： adpll 全数字 代码 锁相环
上传时间： 2017-09-03
上传用户：liansi
锁相技术相关专辑 38册 209M数字锁相环原理与应用.pdf
/dl/503091.html
标签：
上传时间： 2014-05-05
上传用户：时代将军
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
