标签：延时灯 - 电子研发网

延时灯 13298条

按分类查找:

所有

基于PXA270-S linux的FPGA实现

基于PXA270-S linux的FPGA实现。\r\n向LED_CONTROL写入n即得到n*0.1S的延时，LED闪烁的快慢程度发生变化。

/dl/18222.html

标签： linux FPGA PXA 270

上传时间： 2013-08-22

上传用户：tb_6877751

华为内部资料

华为内部资料，关于FPGA设计的详细过程介绍，很不错的。本文档从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧。

/dl/18259.html

标签： 华为

上传时间： 2013-08-23

上传用户：kangqiaoyibie

Arduino学习笔记A10_Arduino数码管骰子实验

电路连接由于数码管品种多样，还有共阴共阳的，下面我们使用一个数码管段码生成器（在文章结尾）去解决不同数码管的问题：本例作者利用手头现有的一位不知品牌的共阳数码管：型号D5611 A/B，在Eagle 找了一个类似的型号SA56-11，引脚功能一样可以直接代换。所以下面电路图使用SA56-11 做引脚说明。注意： 1. ...

/dl/20705.html

标签： Arduino 10 数码管实验

上传时间： 2013-10-15

上传用户：baitouyu

利用看门狗提高系统可靠性

看门狗是一个计数器，它需要在一定的看门狗延时周期内被清零，如果没有清零动作，看门狗电路将产生一个复位信号使系统重新启动或建立一个非屏蔽终端、执行故障恢复子程序。

/dl/21207.html

标签： 看门狗可靠性

上传时间： 2013-10-30

上传用户：曹云鹏

CMOS和TTL电路探讨

通常以为TTL门的速度高于“CMOS门电路。影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻数值。电阻数值越大，作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗P的乘积称“速度- ...

/dl/21292.html

标签： CMOS TTL 电路

上传时间： 2013-11-22

上传用户：DE2542

使用时钟PLL的源同步系统时序分析

使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...

/dl/21401.html

标签： PLL 时钟同步系统时序分析

上传时间： 2013-11-05

上传用户：VRMMO

脉冲波形的产生和整形

脉冲波形的产生和整形:介绍矩形脉冲波形的产生和整形电路。在脉冲整形电路中。介绍了最常用的两类整形电路——施密特触发器和单稳态触发器电路。在本章的最后，讨论了广为应用的555定时器和用它构成施密特触发器、单稳态触发器和多谐振荡器的方法。 7.1单稳态触发器单稳态触发器的工作特性具有如下的显著 ...

/dl/21435.html

标签： 脉冲波形

上传时间： 2013-10-08

上传用户：gai928943

时钟分相技术应用

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。关键词: 时钟分相技术; 应用中图分类号: TN 79　　文献标识码:A 　　文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的性能。尤其现代电子系统对性能的越来越高 ...

/dl/21436.html

标签： 时钟分相技术应用

上传时间： 2013-12-17

上传用户：xg262122

可编辑程逻辑及IC开发领域的EDA工具介绍

EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越 ...

/dl/22078.html

标签： EDA 编辑逻辑

上传时间： 2013-11-19

上传用户：wxqman

高速电路传输线效应分析与处理

随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而 ...

/dl/22268.html

标签： 高速电路传输线效应分析

上传时间： 2013-11-16

上传用户：lx9076

«

34

35

36

37

38

39

40

41

42

43

»

延时灯 13298条

按分类查找:

基于PXA270-S linux的FPGA实现

华为内部资料

Arduino学习笔记A10_Arduino数码管骰子实验

利用看门狗提高系统可靠性

CMOS和TTL电路探讨

使用时钟PLL的源同步系统时序分析

脉冲波形的产生和整形

时钟分相技术应用

可编辑程逻辑及IC开发领域的EDA工具介绍

高速电路传输线效应分析与处理

Tags 推荐

下载排行

友情链接