在做2維度樣本分類的過程中,若我們能事先畫出訓練樣本在空間中的分散情形,這將有助於我們在設定SVM分類器的參數C的取值範圍. 例如:若畫出的訓練樣本的散佈較分散,我們可以得知此時採用的參數值可以取在較大的範圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具. ...
/dl/334744.html
标签： SVM 分 分散
上传时间： 2016-08-19
上传用户：sy_jiadeyi
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳.
/dl/340579.html
标签： 环路 软件接收机 模糊逻辑 控制器
上传时间： 2016-09-01
上传用户：lindor
任意奇数分频，只要修改N即可实现 可验证
/dl/344912.html
标签： 分频
上传时间： 2014-01-20
上传用户：sssl
16c54四位LED时钟显示程序 使用4M晶振TMR0滪分频为1：16 TMRO的循环时间为4.096MS 244次为一秒
/dl/345625.html
标签： 16c54 4.096 TMR0 TMRO
上传时间： 2013-12-04
上传用户：ggwz258
0到255任意整数半整数分频Verilog HDL.rar
/dl/349456.html
标签： Verilog 255 HDL
上传时间： 2014-12-20
上传用户：ztj182002
数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件
/dl/350243.html
标签： vhdl 数控 分频 工程
上传时间： 2016-10-04
上传用户：lepoke
应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发
/dl/354674.html
标签： VHDL 1pps 语言 晶振
上传时间： 2016-10-15
上传用户：lo25643
偶数分频，包括验证程序，verilog实现，可综合
/dl/355002.html
上传时间： 2014-01-03
上传用户：diets
片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供，采用内部的定时/计数器来实现计时功能。所以，外接晶振频率精确度直接影响电子钟计时的准确性。
/dl/359288.html
标签： 片机 基准 分频 晶振
上传用户：13517191407
verilog写的分频程序,可以对输入的频率分频
/dl/361321.html
标签： verilog 分频 程序 输入
上传时间： 2016-11-01
上传用户：wfeel
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
