多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码
/dl/18335.html
标签： Verilog vhdl 程序
上传时间： 2013-08-26
上传用户：athjac
附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。
/dl/18349.html
标签： 附件 模拟 时钟 方面
上传用户：marten
MIL-STD一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标\r\n准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的最有效的解\r\n决方案，广泛的应用于飞机、舰船、坦克等武器平台上，并且越来越多的应用到\r\n民用领域。完成1553B总线数据传输功能的关键部件是总线接口芯片11][41。\r\n在对M几STD一 ...
/dl/18363.html
标签： MIL-STD 1553B 集中控制 时分
上传用户：manlian
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
/dl/18408.html
标签： FPGA CDR 数据 位同步时钟
上传时间： 2013-08-28
上传用户：huyahui
FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。
/dl/18428.html
标签： FPGA 时钟
上传时间： 2013-08-29
上传用户：1101055045
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
/dl/18456.html
标签： FPGA 时钟 分
上传时间： 2013-08-30
上传用户：432234
节点是网络系统的基本控制单元，论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案，它能够提高单节点并行处理能力，其模块化结构增强了节点的可靠性。
/dl/18504.html
标签： CPLD 多处理器 控制网络 节点设计
上传时间： 2013-08-31
上传用户：shanxiliuxu
CPLD/FPGA设计中的时钟应用讲解 及其实例
/dl/18566.html
标签： CPLD FPGA 时钟
上传时间： 2013-09-01
上传用户：3到15
基于CPLD的多功能信号发生器设计.PDF
/dl/18600.html
标签： CPLD 多功能 信号发生器
上传时间： 2013-09-02
上传用户：lnnn30
采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.
/dl/18610.html
标签： MaxPlusII 时钟程序
上传用户：lo25643
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
