键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
/dl/494317.html
标签： 100K 10K 1Hz MHz
上传时间： 2014-01-17
上传用户：qweqweqwe
这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。
/dl/151402.html
标签： VHDL 语言 分频器 程序
上传时间： 2015-05-11
上传用户：chenlong
基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。
/dl/177924.html
标签： VHDL 语言 分频器
上传时间： 2013-12-31
上传用户：集美慧
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
/dl/303000.html
标签： vhdl 分频器
上传时间： 2016-06-01
上传用户：6546544
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。 ...
/dl/349872.html
标签： FPGA CPLD VHDL 分频器
上传时间： 2013-12-15
上传用户：从此走出阴霾
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
/dl/353705.html
标签： 数控 分频器 数据 输入端
上传时间： 2016-10-13
上传用户：wangzhen1990
主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率
/dl/372294.html
标签： 15.36 MHz 主时钟 8位
上传时间： 2016-11-28
上传用户：lizhen9880
利用VHDL语言描述的5分频器（改变程序中m1,m2值，可作为任意奇数分频器）
/dl/376742.html
标签： VHDL 语言 分频器 改变
上传时间： 2013-12-23
上传用户：稀世之宝039
数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
/dl/389644.html
上传时间： 2013-12-11
上传用户：黑漆漆
计数器,分频器,锁存器,驱动器分册
/dl/1545.html
标签： 计数器 分频器 分 锁存器
上传时间： 2013-04-15
上传用户：eeworm
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
