FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

				Analysis & Synthesis Status : Successful - Fri Oct 20 16:18:04 2006
				Quartus II Version : 5.1 Build 176 10/26/2005 SJ Full Version
				Revision Name : div
				Top-level Entity Name : div
				Family : Cyclone
				Total logic elements : 18
				Total pins : 22
				Total virtual pins : 0
				Total memory bits : 0
				Total PLLs : 0