| 软件大小： | 5556 K | ||
| 上传用户： | ahkid | ||
| 关键词： | VerilogHDL Verilog 源码 | ||
| 下载地址： | 免注册下载 普通下载 |
|
|
相关代码 |
|
@P: Worst Slack : -0.484 @P: state2_default|clk - Estimated Frequency : 309.6 MHz @P: state2_default|clk - Requested Frequency : 364.2 MHz @P: state2_default|clk - Estimated Period : 3.230 @P: state2_default|clk - Requested Period : 2.745 @P: state2_default|clk - Slack : -0.484
