源码地带 > 电路图 > 电子资料下载 > VHDL/FPGA/Verilog >除法器实验 verilog CPLD EPM1270 源代码 > 查看压缩包源码

除法器实验 verilog CPLD EPM1270 源代码

源代码在线查看： div.hif

软件大小：	116 K
上传用户：	cq745
关键词：	verilog CPLD 1270 EPM
下载地址：	免注册下载普通下载


相关代码
div.hif div.hif div.hif div.hif div.hif div.hif div.hif div.hif

				Version 5.0 Build 148 04/26/2005 SJ Full Version
				33
				1689
				OFF
				OFF
				OFF
				OFF
				OFF
				FV_OFF
				VRSM_ON
				VHSM_ON
				0
				# entity
				div
				# logic_option {
				AUTO_RAM_RECOGNITION
				ON
				}
				# case_sensitive
				# source_file
				div.v
				1139647042
				7
				# storage
				db|div.(0).cnf
				db|div.(0).cnf
				# internal_option {
				ADD_PASS_THROUGH_LOGIC_TO_INFERRED_RAMS
				ON
				AUTO_RESOURCE_SHARING
				OFF
				}
				# hierarchies {
				|
				}
				# end
				# complete


相关资源
除法器实验 verilog CPLD EPM1270 源代码乘法器 verilog CPLD EPM1270 源代码 8位优先编码器 verilog CPLD EPM1270 源代码多路选择器 verilog CPLD EPM1270 源代码模拟交通灯 verilog CPLD EPM1270 源代码串口通讯 verilog CPLD EPM1270 源代码 11,13,16位超前进位加法器的Verilog HDL源代码。这是一个用verilog实现的除法器代码。

除法器实验 verilog CPLD EPM1270 源代码

源代码在线查看： div.hif

相关代码

相关资源

友情链接