用VHDL 语言描述频率计的设计

源代码在线查看： cnt10.done


相关代码
cnt10.done cnt10.done cnt10.done cnt10.done cnt10.done cnt10.done cnt10.done cnt10.done

				Tue Jun 12 15:27:30 2007


相关资源
用VHDL 语言描述频率计的设计用vhdl语言实现序列检测器的设计这是学习VHDL语言的经典例子用VHDL语言描述和实现的一个交通灯控制器用VHDL语言实现交通灯的设计,并与硬件相连接. 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计用VHDL语言描述的工程实例频率计（在quartus 7.2中使用）数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述