源码地带 > 电路图 > 电子资料下载 > 书籍源码 >设计与验证verilog hdl > 查看压缩包源码

设计与验证verilog hdl

源代码在线查看： if_mult_decode.tlg

软件大小：	1828 K
上传用户：	NJ_WK
关键词：	verilog hdl
下载地址：	免注册下载普通下载


相关代码
if_mult_decode.tlg if_mult_decode.tlg if_mult_decode.tlg if_mult_decode.tlg if_mult_decode.tlg mod_copy1.tlg mod_copy2.tlg decode.tlg

				Selecting top level module if_mult_decode
				@N:"C:\prj\Example-4-10\decode\if_mult\if_mult_decode.v":4:7:4:20|Synthesizing module if_mult_decode


相关资源
设计与验证verilog hdl 设计与验证Verilog HDL（吴继华） Design and Test_Verilog HDL——EDA先锋工作室《设计与验证—Verilog HDL》配书源代码《设计与验证Verilog HDL》光盘内容人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习《设计与验证VerilogHDL》源码实例和 Verilog规范设计与验证Verilog_实例基于ARM的PCI北桥设计与验证

设计与验证verilog hdl

源代码在线查看： if_mult_decode.tlg

相关代码

相关资源

友情链接