笔者详细的谈论许多在整合里会出现的微妙思路，如：如何
把计数器/定时器整合在某个步骤里，从何提升模块解读性和扩展性。此外，在整合篇
还有一个重要的讨论，那就是 for，while 和 do ... while 等循环。这些都是一些顺
序语言的佼佼者，可是在 Verilog HDL 语言里它们就黯然失色。
整合篇所讨论的内容不单是循环而已，整合篇的第二个重点是理想时序和物理时序
的整合。说实话，笔者自身也认为要结合“两个时序”是一件苦差事，理想时序是 Verilog
的行为，物理时序则是硬件的行为。不过在它们两者之间又有微妙的 “黏糊点”，只要
稍微利用一下这个“黏糊点”我们就可以非常轻松的写出符合“两个时序”的模块，但
是前提条件是充足了解“理想时序”。
整合篇里还有一个重点，那就是“精密控时”。实现“精密控时”最笨的方法是被动式
的设计方法，亦即一边仿真，一边估算时钟的控制精度。这显然是非常“传统”而且“古
老”的方法，虽然有效但往往就是最费精神和时间的。相反的，主动式是一种讲求在代
码上和想象上实现“精密控时”的设计方法。主动式的设计方法是基于“理想时序”“建
模技巧”和“仿顺序操作”作为后盾的整合技巧。不说笔者吹牛，如果采用主动式的设
计方法驱动 IIC 和 SDRAM 硬件，任何一段代码都是如此合情合理。
资源简介：笔者详细的谈论许多在整合里会出现的微妙思路，如：如何把计数器/定时器整合在某个步骤里，从何提升模块解读性和扩展性。此外，在整合篇还有一个重要的讨论，那就是 for，while 和 do ... while 等循环。这些都是一些顺序语言的佼佼者，可是在 Verilog HDL 语...
上传时间： 2022-06-13
上传用户：hao123
资源简介：fpga入门好书，分享一下，内容讲的深入浅出。
上传时间： 2022-07-23
上传用户：xsr1983
资源简介：FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出解释即可，虽...
上传时间： 2022-05-02
上传用户：qdxqdxqdxqdx
资源简介：NIOSII那些事儿-Qsys_EP4CE15_v1.1.2 学习NIOSII的首选材料 通俗易懂
上传时间： 2013-04-24
上传用户：hgy9473
资源简介：Linux那些事儿系列之五
上传时间： 2013-12-29
上传用户：二十八号
资源简介：Linux那些事儿系列之四
上传时间： 2013-11-24
上传用户：diets
资源简介：Linux那些事儿系列之三
上传时间： 2013-11-19
上传用户：风为裳的风
资源简介：Linux那些事儿系列之二
上传时间： 2013-11-16
上传用户：sqq
资源简介：linux那些事儿之一
上传时间： 2013-10-19
上传用户：wab1981
资源简介：Linux那些事儿系列之六
上传时间： 2013-11-08
上传用户：wdq1111
