您现在的位置是:源码地带 > 资源下载

FPGA那些事儿--TimeQuest静态时序分析REV7.0

资 源 简 介

FPGA那些事儿--TimeQuest静态时序分析REV7.0,FPGA开发必备技术资料--262页。


前言

这是笔者用两年构思准备一年之久的笔记,其实这也是笔者的另一种挑战。写《工具篇

I》不像写《Verilog HDL 那些事儿》系列的笔记一样,只要针对原理和HDL 内容作出

解释即可,虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog 的独特见解,不过

这些内容都可以透过想象力来弥补。然而《工具篇I》需要一定的基础才能书写。

两年前,编辑《时序篇》之际,笔者忽然对TimeQuest 产生兴趣,可是笔者当时却就连

时序是什么也不懂,更不明白时序有理想和物理之分,为此笔者先着手理想时序的研究。

一年后,虽然已掌握解理想时序,但是笔者始终觉得理想时序和TimeQuest 之间缺少什

么,这种感觉就像磁极不会没有原因就相互吸引着?于是漫长的思考就开始了... 在不

知不觉中就写出《整合篇》。

HDL 描述的模块是软模型,modelsim 仿真的软模型是理想时序。换之,软模型经过综

合器总综合以后就会成为硬模型,也是俗称的网表。而TimeQuest 分析的对象就是硬模

型的物理时序。理想时序与物理时序虽然与物理时序有显明的区别,但它们却有黏糊的

关系,就像南极和北极的磁性一样相互作用着。

编辑《工具篇I》的过程不也是一番风顺,其中也有搁浅或者灵感耗尽的情况。《工具篇

I》给笔者最具挑战的地方就是如何将抽象的概念,将其简化并且用语言和图形表达出

来。读者们可要知道《工具篇I》使用许多不曾出现在常规书的用词与概念... 但是,

不曾出现并不代表它们不复存在,反之如何定义与实例化它们让笔者兴奋到夜夜失眠。

《工具篇 I》的书写方式依然继承笔者往常的笔记风格,内容排版方面虽然给人次序不

一的感觉,不过笔者认为这种次序对学习有最大的帮助。编辑《工具篇I》辛苦归辛苦,

但是笔者却很热衷,心情好比小时候研究新玩具一般,一边好奇一边疑惑,一边学习一

边记录。完成它让笔者有莫民的愉快感,想必那是笔者久久不失的童心吧!?


相 关 资 源