iic设计,使用slave模式,用于发送数据。
资源简介:iic设计,使用slave模式,用于发送数据。
上传时间: 2017-04-13
上传用户:Coight
资源简介:通用异步FIFO设计的verilog代码,来自于opencore
上传时间: 2016-11-18
上传用户:685
资源简介:本设计用verilog代码实现FIR滤波器!
上传时间: 2016-11-26
上传用户:skhlm
资源简介:full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合
上传时间: 2015-11-20
上传用户:标点符号
资源简介:基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图,已下载实现\r\n
上传时间: 2013-08-18
上传用户:BOBOniu
资源简介:此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块,一个提供同步信号(H_SYNC和V_SYNC)及像素位置信息;另一个接收像素位置信息,并输出颜色信号。这样便于进行图形修改,同时也容易实现
上传时间: 2015-04-11
上传用户:myworkpost
资源简介:DSP中巴特沃思滤波器的设计使用Verilog编写.
上传时间: 2015-05-06
上传用户:三人用菜
资源简介:网页设计代码 大小约0.5k 网页设计辅助
上传时间: 2013-12-21
上传用户:曹云鹏
资源简介:一个毕业设计代码,演示了基于IPV6下的家庭网络控制配置
上传时间: 2013-12-24
上传用户:dapangxie
资源简介:编程 滚动条的设计代码 可供初学者参考使用
上传时间: 2013-12-12
上传用户:hopy