标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

相 关 资 源

• 标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (免费下载

  资源简介：标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

  标签： Verilog N_odd_divider module 分频器

  上传时间： 2014-01-12

  上传用户：nanxia

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器免费下载

  资源简介：这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。

  标签： VHDL 语言 编写 参数

  上传时间： 2015-08-23

  上传用户：xinyuzhiqiwuwu

• 任意N进制分频器的标准VHDL代码（原创）免费下载

  资源简介：任意N进制分频器的标准VHDL代码（原创）

  标签： VHDL N进制 分频器 代码

  上传时间： 2013-12-25

  上传用户：洛木卓

• N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频免费下载

  资源简介：N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。

  标签： N分频 计数器 分频器 减

  上传时间： 2017-05-04

  上传用户：royzhangsz

• verilog实现的奇数分频器 针对任何规模的奇数分频免费下载

  资源简介：verilog实现的奇数分频器 针对任何规模的奇数分频

  标签： verilog 分频器 分频 模

  上传时间： 2017-06-19

  上传用户：GavinNeko

• 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程免费下载

  资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA

  标签： VHDL 分频 整数 系数

  上传时间： 2015-11-27

  上传用户：tyler

• 用于FPGA的N+0.5分频代码免费下载

  资源简介：用于FPGA的N+0.5分频代码，可以用来进行非整数分频！

  标签： FPGA 0.5 分频 代码

  上传时间： 2013-08-06

  上传用户：weixiao99

• FPGA设计分频器的多个源代码实例免费下载

  资源简介：fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器

  标签： FPGA 分频器 源代码

  上传时间： 2013-08-15

  上传用户：lizhen9880

• vhdl N-0.5分频方法设计免费下载

  资源简介：vhdl N-0.5分频方法设计，可以输入任意数值N，即分得到N－0.5的频率。

  标签： vhdl 0.5 分频

  上传时间： 2014-06-23

  上传用户：一诺88