您现在的位置是:源码地带 > 资源下载

通过VHDL实现4位全加器

  • 上传时间: 2014-01-11
  • 上传用户:stzwsy
  • 资源积分:2 下载积分
  • 标      签: VHDL 全加器

资 源 简 介

通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计

相 关 资 源