HDL的可综合设计简介

相 关 资 源

• HDL的可综合设计简介免费下载

  资源简介：本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读   　　用组合逻辑实现的电路和用时序逻辑实现的 　　电路要分配到不同的进程中。 　　不要使用枚举类型的属性。 　　Integer应加范围限制。 　　 通常的可综合代码应该是同步...

  标签： HDL 综合设计

  上传时间： 2013-10-21

  上传用户：smallfish

• HDL的可综合设计简介免费下载

  资源简介：本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读   　　用组合逻辑实现的电路和用时序逻辑实现的 　　电路要分配到不同的进程中。 　　不要使用枚举类型的属性。 　　Integer应加范围限制。 　　 通常的可综合代码应该是同步...

  标签： HDL 综合设计

  上传时间： 2013-11-18

  上传用户：swaylong

• Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书免费下载

  资源简介：Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书

  标签： Synthesizable semantics verilog Verilo

  上传时间： 2015-02-16

  上传用户：叶山豪

• 基于Verilog HDL的电梯系统设计免费下载

  资源简介：基于Verilog HDL的电梯系统设计

  标签： Verilog HDL 电梯 系统设计

  上传时间： 2015-11-22

  上传用户：Divine

• 基于Verilog HDL的异步FIFO设计与实现免费下载

  资源简介：基于Verilog HDL的异步FIFO设计与实现

  标签： Verilog FIFO HDL

  上传时间： 2013-12-19

  上传用户：a3318966

• 基于Xilinx Vertex4的可综合的二级DCM模块源代码免费下载

  资源简介：基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号

  标签： Vertex4 Xilinx DCM 二级

  上传时间： 2013-11-25

  上传用户：515414293

• 基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码免费下载

  资源简介：基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控

  标签： Vertex2 2048x10 Xilinx FIFO

  上传时间： 2017-01-17

  上传用户：我们的船长

• 我的大学综合设计免费下载

  资源简介：我的大学综合设计，一个VLAN配置的实例，在交换机上实验成功，可以通过boson软件来模拟，所有过程都记录下来了

  标签： 大学 综合设计

  上传时间： 2014-11-28

  上传用户：lizhizheng88

• 高清电子书-基于Verilog+HDL的通信系统设计免费下载

  资源简介：高清电子书-基于Verilog+HDL的通信系统设计334页

  标签： verilog hdl 通信系统 FPGA

  上传时间： 2022-02-16

  上传用户：2431247090

• Verilog-HDL的数字系统设计入门教程CPLD篇免费下载

  资源简介：本教程的目的是为了帮助大家进行实战演练，熟悉软硬件的相关知识，而不是为了讲解 Verilog HDL语言。所以在学习本教程之前，大家应先学习Verilog HDL的基本语法知识和编程思想，我也写过一个关于Verilog HDL学习建议的文章，大家可以看一下：http://www.5ifpg...

  标签： Verilog-HDL 数字系统 cpld

  上传时间： 2022-07-18

  上传用户：2431247090