verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
资源简介:verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
上传时间: 2014-12-06
上传用户:ls530720646
资源简介:verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位
上传时间: 2017-01-07
上传用户:yyq123456789
资源简介:Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间: 2015-05-13
上传用户:我们的船长
资源简介:flash 16-bit width memory low level driver source code
上传时间: 2014-01-03
上传用户:gyq
资源简介:VERILOG 16-bit Analogue-Digital Converter
上传时间: 2013-12-09
上传用户:aappkkee
资源简介:VERILOG Synchronous FIFO. 4 x 16 bit words.
上传时间: 2017-02-18
上传用户:410805624
资源简介:verilog code for 8-bit signed integers....its working
上传时间: 2017-03-18
上传用户:zhichenglu
资源简介:vhdl code for a 16 bit decoder design
上传时间: 2014-01-21
上传用户:evil
资源简介:verilog code for 3 bit sequence detector
上传时间: 2017-06-26
上传用户:gdgzhym
资源简介:this is the vhdl code of arithmetic and logic unit of 16 bit microprocessor.
上传时间: 2013-12-07
上传用户:jcljkh