电子闹钟 clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号； 为0：计时功能； 为1：闹钟功能； 为2：手动校时功能； turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟； 若长时间按住该键，还可使秒信号清零，用于精确调时； change： 接按键，手动调整时，每按一次，计数器加1； 如果长按，则连续快速加1，用于快速调时和定时； hour,min,sec：此三信号分别输出并显示时、分、秒信号， 皆采用BCD 码计数，分别驱动6 个数码管显示时间； alert： 输出到扬声器的信号，用于产生闹铃音和报时音； 闹铃音为持续20 秒的急促的“嘀嘀嘀”音，若按住“change”键， 则可屏蔽该音；整点报时音为“嘀嘀嘀嘀—嘟”四短一长音； LD_alert： 接发光二极管，指示是否设置了闹钟功能； LD_hour： 接发光二极管，指示当前调整的是小时信号； LD_min： 接发光二极管，指示当前调整的是分钟信号
资源简介：电子闹钟 clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号； 为0：计时功能； 为1：闹钟功能； 为2：手动校时功能； turn： 接按键，在手动校时功能时，选择是调整小...
上传时间： 2017-01-02
上传用户：顶得柱
资源简介： 3 FPGA设计流程 完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路...
上传时间： 2013-11-18
上传用户：oojj
资源简介：电话计费器程序/*信号定义： clk： 时钟信号，本例中其频率值为1Hz； decide： 电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示 长话，“11”表示特话； dispmoney： 用来显示卡内余额，其单位为角，这里假定能显示的最大数额为50 元 ...
上传时间： 2014-01-15
上传用户：hewenzhi
资源简介：用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即1...
上传时间： 2013-12-02
上传用户：wang0123456789
资源简介：接口如下所示：clk：时钟输入端，此信号是串行扫描的同步信号； data_control[7..0]：8个分别控制数码管显示的输入信号； led_addr[7..0]：对8个数码管进行串行扫描的输出控制信号； seg7_data[6..0]驱动7段数码管各显示段的输出信号；
上传时间： 2014-01-07
上传用户：qq21508895
资源简介：IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作： AT88SCl604有两种复位方式:上电复位和控制复位。 上电复位： 上电复位是当芯片加电时的最初状态。上电复位属...
上传时间： 2015-03-27
上传用户：我们的船长
资源简介：本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时,（hh,hl,ml,mh,sh,sl）--时，分，秒显示信号。 校时的时候，秒清零。
上传时间： 2013-12-06
上传用户：x4587
资源简介：时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU的其他部件
上传时间： 2014-01-16
上传用户：gdgzhym
资源简介：用层次化设计完成倒计时装置 输入：16位二进制倒计时起始数字、倒计时起始数字的输入使能信号、 倒计时开始信号、复位信号、1MHz时钟信号、10Hz时钟信号。 输出：数码管数据信号及宣统信号，倒计时结束信号。
上传时间： 2016-07-19
上传用户：xuan‘nian
资源简介：电子闹钟：基于fpga的电子闹钟设计，采用模块化方式
上传时间： 2014-08-23
上传用户：13681659100
