16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

相 关 资 源

• 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！免费下载

  资源简介：16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

  标签： VERILOG FIR HDL 滤波器

  上传时间： 2016-11-26

  上传用户：moshushi0009

• 本设计用verilog代码实现FIR滤波器！免费下载

  资源简介：本设计用verilog代码实现FIR滤波器！

  标签： verilog FIR 代码 滤波器

  上传时间： 2016-11-26

  上传用户：skhlm

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  标签： Verilog HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能免费下载

  资源简介：减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲...

  标签： Verilog 计数器 HDL 减

  上传时间： 2015-03-28

  上传用户：zycidjl

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 是几个用Verilog HDL语言编写的源代码（里面包括实现滤波器等）免费下载

  资源简介：是几个用Verilog HDL语言编写的源代码（里面包括实现滤波器等），对想学习这个语言的朋友很有帮助！

  标签： Verilog HDL 语言 编写

  上传时间： 2016-05-22

  上传用户：ouyangtongze

• 我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写免费下载

  资源简介：我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写

  标签： verilog HDL 三层电梯 控制器

  上传时间： 2016-10-31

  上传用户：xuanchangri

• RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据免费下载

  资源简介：RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据，执行操作后异步每比特输出。

  标签： verilog RTL HDL 数据传送

  上传时间： 2013-12-23

  上传用户：lht618

• 用Verilog HDL语言编写的交通灯程序免费下载

  资源简介：这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。

  标签： Verilog HDL 语言 编写

  上传时间： 2013-08-19

  上传用户：alex wang

• 用Verilog HDL 语言编写的播放梁祝的程序免费下载

  资源简介：用Verilog HDL 语言编写的播放梁祝的程序

  标签： Verilog HDL 语言 编写

  上传时间： 2015-05-24

  上传用户：zuozuo1215