本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

相 关 资 源

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码免费下载

  资源简介：actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码

  标签： VERILOG A3P250 actel fpga

  上传时间： 2013-12-23

  上传用户：aa17807091

• 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.免费下载

  资源简介：这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.

  标签： verilog booth hdl 家

  上传时间： 2013-11-29

  上传用户：jjj0202

• 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！免费下载

  资源简介：16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！

  标签： VERILOG FIR HDL 滤波器

  上传时间： 2016-11-26

  上传用户：moshushi0009

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  标签： Verilog HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码免费下载

  资源简介：Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，...

  标签： verilog hdl cpld 串口通讯 quartus

  上传时间： 2022-02-18

  上传用户：nicholas28

• 用Verilog HDL语言编写的交通灯程序免费下载

  资源简介：这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。

  标签： Verilog HDL 语言 编写

  上传时间： 2013-08-19

  上传用户：alex wang

• 本文件提供了几个数值分析中的Matlab小程序。水平有限免费下载

  资源简介：本文件提供了几个数值分析中的Matlab小程序。水平有限，多多海涵。

  标签： Matlab 数值分析 程序 水平

  上传时间： 2014-07-03

  上传用户：CSUSheep

• 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能免费下载

  资源简介：减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲...

  标签： Verilog 计数器 HDL 减

  上传时间： 2015-03-28

  上传用户：zycidjl

• 本文件提供了SVWWP的DSP解决方案源程序免费下载

  资源简介：本文件提供了SVWWP的DSP解决方案源程序，希望对电机驱动设计及其它设计者有所帮助

  标签： SVWWP DSP 方案 源程序

  上传时间： 2013-12-11

  上传用户：梧桐