本文十一个用VHDL频率计设计的方案描述

相 关 资 源

• 本文十一个用VHDL频率计设计的方案描述免费下载

  资源简介：本文十一个用VHDL频率计设计的方案描述，该设计阐明了设计的思路，步骤以及设计的最终代码，设计方案十分详细，是您学习的必备辅助！

  标签： VHDL 频率计设 方案

  上传时间： 2016-11-25

  上传用户：我干你啊

• 一个简单的频率计设计的源程序免费下载

  资源简介：一个简单的频率计设计的源程序，没有附带文档，但是程序注释很详细，用的MCU是89C51

  标签： 频率计设 源程序

  上传时间： 2016-04-24

  上传用户：zmy123

• 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理免费下载

  资源简介：8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生...

  标签： 8位 十六进制 频率计设 频率

  上传时间： 2013-12-26

  上传用户：咔乐坞

• 一个用keil and Proteus设计的C51音乐播放程序与大家分享免费下载

  资源简介：一个用keil and Proteus设计的C51音乐播放程序与大家分享

  标签： Proteus keil and C51

  上传时间： 2014-07-08

  上传用户：dianxin61

• 用vhdl硬件语言设计的16位cpu免费下载

  资源简介：用vhdl硬件语言设计的16位cpu，上传的压缩包既包含源代码又包含详细的文档说明。

  标签： vhdl cpu 硬件语言设计

  上传时间： 2015-10-27

  上传用户：refent

• 一个用VHDL程序写成的VHDL程序免费下载

  资源简介：一个用VHDL程序写成的VHDL程序

  标签： VHDL 程序

  上传时间： 2013-12-21

  上传用户：gououo

• 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S免费下载

  资源简介：一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的...

  标签： VHDL CPLD 00.0 99.9

  上传时间： 2013-12-01

  上传用户：zhangjinzj

• 这是一个用vhdl语言实现dds的例子免费下载

  资源简介：这是一个用vhdl语言实现dds的例子，已在quartusII里调通并可以下载到实验箱上，功能正确

  标签： vhdl dds 语言

  上传时间： 2014-01-21

  上传用户：xsnjzljj

• 一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证免费下载

  资源简介：一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证

  标签： FIFO VHDL 源码 模块

  上传时间： 2014-02-28

  上传用户：lunshaomo

• 另外一个用VHDL源码编写的FIFO模块程序,可以比较一下和FIFO有什么区别.免费下载

  资源简介：另外一个用VHDL源码编写的FIFO模块程序,可以比较一下和FIFO有什么区别.

  标签： FIFO VHDL 源码 模块

  上传时间： 2017-02-05

  上传用户：xlcky