FIFO电路(first in,first out),内部藏有16bit×16word的Dual port RAM,依次读出已经写入的数据。因为不存在Address输入,所以请自行设计内藏的读写指针。由FIFO电路输出的EF信号(表示RAM内部的数据为空)和FF信号(表示RAM内部的数据为满)来表示RAM内部的状态,并且控制FIFO的输入信号WEN(写使能)和REN(读使能)。以及为了更好得控制FIFO电路,AEF(表示RAM内部的数据即将空)信号也同时输出。
资源简介:FIFO电路(first in,first out),内部藏有16bit×16word的Dual port RAM,依次读出已经写入的数据。因为不存在Address输入,所以请自行设计内藏的读写指针。由FIFO电路输出的EF信号(表示RAM内部的数据为空)和FF信号(表示RAM内部的数据为满)来表示R...
上传时间: 2016-02-06
上传用户:zhoujunzhen
资源简介:This paper presents several low-latency mixed-timing FIFO (first-in–first-out) interfaces designs that interface systems on a chip working at different speeds. The connected systems can be either synchronous or asynchronous. The designs...
上传时间: 2015-10-08
上传用户:dapangxie
资源简介:Page replacement algorithm called FIFO (First In First Out)
上传时间: 2014-11-28
上传用户:yy541071797
资源简介:its simple fifo.which is used to first in first out for vhdl source code
上传时间: 2017-09-05
上传用户:Avoid98
资源简介:FIFO电路Verilog实现
上传时间: 2013-12-14
上传用户:天诚24
资源简介:用JAVA实现操作系统的页面置换 其中包括 最佳置换算法(Optimal)、先进先出算法(First-in, First-out) 、最近最久不用的页面置换算法(LeastRecently Used Replacement)三种算法的实现
上传时间: 2017-01-24
上传用户:yyyyyyyyyy
资源简介:8051 Assembler editor with compile. Fully free. Please select directory first in batch file.
上传时间: 2013-12-09
上传用户:wfeel
资源简介:A First in first out buffer in Verilog
上传时间: 2013-12-18
上传用户:haohaoxuexi
资源简介:研祥集团pc104
上传时间: 2013-07-13
上传用户:eeworm
资源简介:异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本设计介...
上传时间: 2013-07-30
上传用户:muyehuli