定点乘法器的设计,挺经典的!大家好好琢磨.
资源简介:定点乘法器的设计,挺经典的!大家好好琢磨.
上传时间: 2013-12-22
上传用户:wab1981
资源简介:用vhdl语言设计CPU中的一部分:乘法器的设计,包括多种乘法器的设计方法!内容为英文
上传时间: 2015-06-11
上传用户:450976175
资源简介:本源码是高速并行乘法器的设计源码,开发软件为MAX+PLUS.输入为两个带符号的二进制数
上传时间: 2015-10-18
上传用户:sunjet
资源简介:介绍了几种常用的乘法器的设计,carry_save_mult,ripple_carry_mult等,压缩包中包含结构流程图,用verilogHDL语言,采用modelsim仿真验证
上传时间: 2013-12-19
上传用户:pompey
资源简介:32位浮点乘法器的设计,讲的挺好的,供参考啊
上传时间: 2013-11-28
上传用户:manking0408
资源简介:基于BOOTH的32位快速乘法器的设计源码
上传时间: 2013-12-12
上传用户:pinksun9
资源简介:用VerilogHDL的16*16乘法器的设计实现,采用的是移位相乘方法
上传时间: 2017-08-29
上传用户:haoxiyizhong
资源简介:定点八位乘法器的原理图设计,已通过功能仿真!
上传时间: 2017-01-03
上传用户:z754970244
资源简介: 定点乘法器设计(中文) 运算符: + 对其两边的数据作加法操作; A + B - 从左边的数据中减去右边的数据; A - B - 对跟在其后的数据作取补操作,即用0减去跟在其后的数据; - B * 对其两边的数据作乘法操作; A * B & 对...
上传时间: 2013-12-17
上传用户:trepb001
资源简介:GF_2_m_域乘法器的快速设计及FPGA实现,对于rs编翼码的理解和设计有帮助
上传时间: 2013-08-16
上传用户:tangsiyun