verilog编写的alu模块

相 关 资 源

• verilog编写的alu模块免费下载

  资源简介：verilog编写的alu模块

  标签： verilog alu 编写 模块

  上传时间： 2015-03-09

  上传用户：qb1993225

• verilog编写的流水线模块免费下载

  资源简介：verilog编写的流水线模块

  标签： verilog 编写 流水线 模块

  上传时间： 2015-03-09

  上传用户：杜莹12345

• 用verilog编写的4位ALU免费下载

  资源简介：用verilog编写的4位ALU，由算术运算模块、逻辑运算模块、选择模块组成

  标签： verilog ALU 编写

  上传时间： 2014-01-04

  上传用户：Amygdala

• verilog编写的计算百分比模块免费下载

  资源简介：verilog编写的计算百分比模块

  标签： verilog 编写 分 模块

  上传时间： 2013-12-17

  上传用户：wang0123456789

• verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状免费下载

  资源简介：verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作

  标签： 000000000100100 011000010010000 verilog output

  上传时间： 2015-07-14

  上传用户：ggwz258

• verilog 编写的pic16c5x时钟模块免费下载

  资源简介：verilog 编写的pic16c5x时钟模块

  标签： verilog pic 16c 16

  上传时间： 2015-10-25

  上传用户：xiaodu1124

• 用verilog编写的32位alu部件免费下载

  资源简介：用verilog编写的32位alu部件，用于cpu制作

  标签： verilog alu 编写 部件

  上传时间： 2013-11-30

  上传用户：aappkkee

• 用verilog编写的高速8路并行dds模块免费下载

  资源简介：用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。

  标签： verilog dds 8路 编写

  上传时间： 2014-01-04

  上传用户：ruan2570406

• 由verilog编写的乘法器免费下载

  资源简介：由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。

  标签： verilog 编写 乘法器

  上传时间： 2014-08-29

  上传用户：luopoguixiong

• 使用Verilog编写的同步FIFO免费下载

  资源简介：使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

  标签： Verilog FIFO 编写

  上传时间： 2013-08-12

  上传用户：ljt101007