verilog浮点乘发器

相 关 资 源

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10

  标签： verilog 浮点

  上传时间： 2013-12-20

  上传用户：chenbhdt

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline

  标签： verilog 浮点

  上传时间： 2013-12-24

  上传用户：ljmwh2000

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline

  标签： verilog 浮点

  上传时间： 2013-12-27

  上传用户：thinode

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10

  标签： verilog 浮点

  上传时间： 2014-01-26

  上传用户：dengzb84

• c语言浮点乘发器免费下载

  资源简介：c语言浮点乘发器，特定数据结构，指数底为10

  标签： c语言 浮点

  上传时间： 2015-02-07

  上传用户：comua

• VIP专区-嵌入式/单片机编程源码精选合集系列（16）免费下载

  资源简介：公差配合实用技术手册

  标签： 公差 实用技术

  上传时间： 2013-04-15

  上传用户：eeworm

• 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.免费下载

  资源简介：这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.

  标签： verilog booth hdl 家

  上传时间： 2013-11-29

  上传用户：jjj0202

• ieee公布的标准8位浮点乘法器免费下载

  资源简介：ieee公布的标准8位浮点乘法器，可综合。采用标准算法。

  标签： ieee 8位 标准 乘法器

  上传时间： 2013-12-26

  上传用户：dave520l

• 32位浮点乘法器的设计免费下载

  资源简介：32位浮点乘法器的设计，讲的挺好的，供参考啊

  标签： 浮点 乘法器

  上传时间： 2013-11-28

  上传用户：manking0408

• 高效结构的多输入浮点乘法器在FPGA上的实现免费下载

  资源简介：高效结构的多输入浮点乘法器在FPGA上的实现

  标签： FPGA 输入 浮点 乘法器

  上传时间： 2013-11-28

  上传用户：sammi