介绍了一种基于多DSP的并行处理系统设计与实现，以及其在分布式雷达组网航迹融合中的实际应用。重点介绍了该系统由1块系统主板和4块TS201处理板卡组成的原理和结构，即系统内主板与处理板卡的板级并行设计、单块板卡多DSP并行结构的设计、板级间，单块板卡内传输通道的设计。通过具体应用说明，该多DSP并行处理系统充 ...
/dl/35227.html
标签： DSP 并行处理 系统研究
上传时间： 2014-09-01
上传用户：671145514
提出了利用FPGA的现场可编程以及可并行处理的特性，对基于人工神经网络的图像处理结构进行自动生成的一种技术。作者：Andre B. Soares, Altamiro A. Susin，Leticia V. Guimaraes
/dl/283820.html
标签： FPGA 现场可编程 并行处理
上传时间： 2016-04-14
上传用户：gxf2016
用51单片机做的简单频率计,KEIL C环境,带工程文件,可直接编译运行.主要演示如何在内存很少,无法启用RTOS的单片机(例如2051)中使用状态机和时间片来完成实时多任务并行处理.例子中对键盘,信号采集和LED数码管的显示三部分进行了并行处理,而采用的单片机是仅有256字节内存2K ROM的89C2051. ...
/dl/322517.html
标签： 2051 KEIL RTOS 51单片机
上传时间： 2016-07-20
上传用户：zhliu007
采用逻辑多CPU并行处理的原理，加快VC的编译速度，提高工作效率
/dl/365617.html
标签： CPU 逻辑 并行处理
上传时间： 2013-12-18
上传用户：zhengzg
计算机体系结构；高雄大学资讯工程学系；并行处理；
/dl/402808.html
标签： 计算机体系结构 大学 工程 并行处理
上传时间： 2017-02-10
上传用户：redmoons
设系统有4个CPU并行处理提交(创建)的作业(进程)。作业(进程)的提交(创建)时刻从0开始计时，每隔一时间间隔(随机数)提交(创建)一作业(进程)，作业(进程)运行需要的CPU时间也是一个随机数。每个CPU上有一就绪队列，提交(创建)的作业(进程)总是卦到长度最短的就绪队列上。试编一模拟程序统计一个工作日(8小时)内，作业(进程)的 ...
/dl/422536.html
标签： CPU 进程 并行处理
上传时间： 2014-01-26
上传用户：qw12
基于ADSP21160的多通道同步采样并行处理系统
/dl/479919.html
标签： 21160 ADSP 多通道 同步采样
上传时间： 2014-07-11
上传用户：米卡
计算机系统结构与并行处理的上课课件，由十章内容组成，从头为您讲述计算机的系统结构
/dl/482627.html
标签： 计算机系统 并行处理
上传时间： 2013-12-23
上传用户：SimonQQ
/dl/482657.html
上传时间： 2017-08-26
上传用户：星仔
/dl/482661.html
上传用户：xieguodong1234
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
