FPGA&CPLD数字电路设计 数字滤波电路 设计
/dl/17668.html
标签： FPGA CPLD 数字 电路设计
上传时间： 2013-08-09
上传用户：文993
基于VHDL语言的一个FFT快速傅里叶变换程序。采用4蝶形算法
/dl/17690.html
标签： VHDL FFT 语言 快速傅里叶变换
上传时间： 2013-08-10
上传用户：qlpqlq
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
/dl/17703.html
标签： VHDL 语言 分频 模块
上传用户：zxh122
这是Actel 的FPGA的译码器的VHDL源代码。
/dl/17720.html
标签： Actel FPGA VHDL 译码器
上传用户：大灰狼123456
工程中使用的一段资源管理vhdl程序,有简单的分频代码等，希望能给你帮助
/dl/17728.html
标签： vhdl 工程 分频 代码
上传用户：sxdtlqqjl
FPGA，vhdl语言的学习资料；\r\nFPGA的简单设计\r\ndds的设计
/dl/17746.html
标签： FPGA vhdl 语言
上传时间： 2013-08-11
上传用户：lili123
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点 ...
/dl/17751.html
标签： CPLD VHDL 数字逻辑 器件
上传用户：hn891122
FPGA串口界面调试程序,用VHDL语言实现
/dl/17755.html
标签： FPGA VHDL 串口 调试
上传用户：362279997
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
/dl/17765.html
标签： VHDL 嵌入式 全数字 锁相环路
上传用户：yare
CPLD VHDL 数码管程序 流水灯程序 时钟程序CPLD VHDL 数码管程序 流水灯程序 时钟程序
/dl/17771.html
标签： CPLD VHDL 数码管 程序
上传用户：huang111
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
