VHDL编写的4选一数据选择器
entity mux41a is
port(a,b:in
std_logic;
s1,s2,s3,s4:in std_logic;
&nbs ...
/dl/521700.html
标签:
VHDL
数据选择器
上传时间:
2020-05-15
上传用户:cdga