标签：pll - 电子研发网

pll 265条

按分类查找:

所有

这样做的目的是要说明的应用提供电子系统设计师的必要工具设计和评估锁相环（ PLL ）的配置集成电路。

这样做的目的是要说明的应用提供电子系统设计师的必要工具设计和评估锁相环（ PLL ）的配置集成电路。

/dl/440128.html

标签： PLL 电子系统设计师锁相环

上传时间： 2013-12-24

上传用户：colinal

PLL的精深而扼要的讲述

PLL的精深而扼要的讲述，内容很好，我还没有时间看就传上来了

/dl/443418.html

标签： PLL

上传时间： 2013-12-10

上传用户：wanghui2438

PLL的原理实验以及数据分析,分析的很好打的四眼数据下来看看吧

PLL的原理实验以及数据分析,分析的很好打的四眼数据下来看看吧

/dl/453809.html

标签： PLL 实验分数据分析

上传时间： 2017-06-16

上传用户：koulian

pll simulink models for practical nad basic understanding

pll simulink models for practical nad basic understanding

/dl/455120.html

标签： understanding practical simulink models

上传时间： 2013-12-02

上传用户：himbly

基于matlab的锁相环（PLL）仿真源代码

基于matlab的锁相环（PLL）仿真源代码

/dl/462654.html

标签： matlab PLL 锁相环仿真

上传时间： 2017-07-08

上传用户：13517191407

MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc

MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc

/dl/465049.html

标签： Applications Transmitter Motorola Transfer

上传时间： 2017-07-14

上传用户：顶得柱

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程，设计顶层模块 7. 编译并查看编译结果 ...

/dl/465363.html

标签： Project 模块 DDR DQS

上传时间： 2014-12-01

上传用户：sclyutian

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

/dl/469231.html

标签： Q5 数据 PLL 输入

上传时间： 2017-07-24

上传用户：璇珠官人

Altera公司的FPGA器件内带PLL的详细中文使用手册

Altera公司的FPGA器件内带PLL的详细中文使用手册

/dl/472422.html

标签： Altera FPGA PLL 器件

上传时间： 2013-12-26

上传用户：GavinNeko

thesis related to vlsi area, pll and frequency synthesizer

thesis related to vlsi area, pll and frequency synthesizer

/dl/479670.html

标签： synthesizer frequency related thesis

上传时间： 2017-08-18

上传用户：1427796291

«

7

8

9

10

11

12

13

14

15

16

»

pll 265条

按分类查找:

这样做的目的是要说明的应用提供电子系统设计师的必要工具设计和评估锁相环（ PLL ）的配置集成电路。

PLL的精深而扼要的讲述

PLL的原理实验以及数据分析,分析的很好打的四眼数据下来看看吧

pll simulink models for practical nad basic understanding

基于matlab的锁相环（PLL）仿真源代码

MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

Altera公司的FPGA器件内带PLL的详细中文使用手册

thesis related to vlsi area, pll and frequency synthesizer

Tags 推荐

下载排行

友情链接