利用Multisim 10仿真软件对共射极放大电路进行了计算机辅助设计和仿真。运用直流工作点对静态工作点进行了分析和设定；利用波特图示仪分析了电路的频率特性；对电压增益、输入电阻和输出电阻进行了仿真测试，测试结果和理论计算值基本一致。研究表明，Multisim 10仿真软件具有强大的设计和仿真分析功能，可以缩短设计周期， ...
/dl/21220.html
标签： Multisim 共射 仿真 放大器设计
上传时间： 2014-12-23
上传用户：dianxin61
为了使计算机能更好的识别人脸表情，对基于Gabor小波变换的人脸表情识别方法进行了研究。首先对包含表情区域的静态灰度图像进行预处理，包括对确定的人脸表情区域进行尺寸和灰度归一化，然后利用二维Gabor小波变换提取脸部表情特征，使用快速PCA方法对提取的Gabor小波特征初步降维。再在低维的空间中，利用Fisher准则提取那 ...
/dl/21222.html
标签： Gabor 人脸 特征提取
上传时间： 2013-11-08
上传用户：小眼睛LSL
现代信息处理应用中，对模数转换器的速度、精度、功耗和动态性能等关键性能指标不断提出更高的要求。针对模数转换的实际应用，提出并设计了一种基于TI公司生产的双通道14 位 250MSPS 低功耗A / D转换器 ADS4249的RGB视频编码器电路设计。这款A / D转换器的技术创新点在于其完美的实现高动态性能的同时又能拥有1.8 V超低功耗 ...
/dl/21224.html
标签： 4249 ADS RGB 视频编码器
上传时间： 2013-10-28
上传用户：kiklkook
基于遗传算法的组合逻辑电路的自动设计，依据给出的真值表，利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性，采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约，因此采用硬件化设计具有重要的意义。为了证明基于FPGA的遗传算法的高效性，设计了遗传算法的各个模块，实现了基于 ...
/dl/21286.html
标签： FPGA 算法 电路设计 组合逻辑
上传时间： 2014-01-08
上传用户：909000580
以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基 ...
/dl/21287.html
标签： Gsps 高速数据 采集系统
上传时间： 2014-11-26
上传用户：黄蛋的蛋黄
故障样本数据的获取是模拟电路故障诊断中最基本的步骤。为了实现短时间内多次进行故障注入、获取大量样本数据，提出了基于SLPS的样本数据自动获取技术。利用SLPS将PSpice与Matlab结合，采用Matlab编程，实现故障模拟电路仿真数据获取的自动化。实际应用表明该方法操作简便，自动化程度高。 ...
/dl/21296.html
标签： SLPS 模拟电路故障 样本 自动
上传时间： 2013-10-23
上传用户：ZJX5201314
基于探索 RLC串联电路谐振特性仿真实验技术的目的，采用Multisim10仿真软件对RLC串联电路谐振特性进行了仿真实验测试，给出了几种Multisim仿真实验方案，介绍了谐振频率、上限频率、下限频率及品质因数的测试和计算方法，讨论了电阻大小对品质因数的影响。结论是仿真实验可直观形象地描述RLC串联电路的谐振特性，将电路的 ...
/dl/21299.html
标签： Multisim RLC 串联电路 谐振
上传时间： 2013-10-12
上传用户：Maple
由于CMOS器件静电损伤90%是延迟失效，对整机应用的可靠性影响太大，因而有必要对CMOS器件进行抗静电措施。本文描述了CMOS器件受静电损伤的机理，从而对设计人员提出了几种在线路设计中如何抗静电，以保护CMOS器件不受损伤。 ...
/dl/21310.html
标签： CMOS 器件 抗静电
上传时间： 2013-11-05
上传用户：yupw24
文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能可靠、稳定。放大器芯片采用3SK318YB，该芯片具有高增益、低噪声等特点。电路主要用于超高频段微波通信，电路拓扑结构采用反馈型、稳定衰减器法和低端增益衰减法进行设计。生产成品并经测试，该产品性价比高，完全达 ...
/dl/21475.html
标签： 超高频 窄带 低噪声放大器
上传时间： 2013-11-03
上传用户：xja31415
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时 ...
/dl/21478.html
标签： 进位 加法器 硬件 电路实现
上传时间： 2013-12-19
上传用户：jshailingzzh
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
