verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input RESET,input scl_i, //I2C clkinput sda_i, //I2C data ini ...
/dl/829144.html
标签:
verilog
i2c
通信
slave
上传时间:
2022-02-03
上传用户:zhengtiantong