Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档
/dl/333179.html
标签： DesignWare brentkung Synopsys Verilog
上传时间： 2016-08-15
上传用户：cccole0605
32 bit brentkung adder tree
/dl/465812.html
标签： brentkung adder tree bit
上传时间： 2017-07-16
上传用户：赵云兴
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
