介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。 ...
/dl/32211.html
标签： FPGA RS码 译码器
上传时间： 2013-10-17
上传用户：cc1915
为了能实时监控无人机的状态和提高无人机的安全可靠性，本设计利用FPGA高速率、丰富的片上资源和灵活的设计接口，设计了一套无人机多路监控系统。该监控系统具备了将处于无人机不同位置的摄像机所采集的视频信息，传送给地面站控制设备，并在同一台显示器上实现同步显示的功能。仿真结果表明，该系统可以很好的保证监控视频 ...
/dl/32223.html
标签： FPGA 无人机 多路 视频监控
上传时间： 2013-10-22
上传用户：cxl274287265
本文探讨如何透过USB来设定各种采用FPGA的系统与实现现场升级的弹性。这种方法还可用来取代热门的JTAG组态介面，让用户不再需要用到机板上分立的JTAG连结器，就能降低成本并减少占用电路板的空间。
/dl/32225.html
标签： FPGA USB 设定
上传时间： 2014-06-11
上传用户：liu999666
通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T14 ...
/dl/32227.html
标签： FPGA LCD 多功能 显示控制器
上传时间： 2014-06-23
上传用户：hasan2015
使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑 ...
/dl/32229.html
标签： SDRAM FPGA DDR2 存储器
上传时间： 2013-11-07
上传用户：GavinNeko
结合坐标采集和处理在新型激光光幕靶中的应用，针对传统激光光幕靶处理器I/O紧缺、处理速度慢、存在错报、漏报，无法测试子弹连发坐标等问题，提出了一种以FPGA为核心的坐标采集和处理系统的设计方法。设计中采用了自顶向下的设计方法，将该系统依据逻辑功能划分为3个模块，并在ISE 14.1和Modelsim中进行设计、编译、仿真， ...
/dl/32231.html
标签： FPGA 激光光幕靶 中的应用
上传时间： 2013-12-19
上传用户：haoxiyizhong
提出一种以现场可编程门阵列（FPGA）为硬件核心的钢丝绳漏磁无损检测系统设计方案，设计了外围电路并对嵌入式IP软核进行了配置，利用C语言和VHDL硬件描述语言编写了检测系统软件程序。实验表明该系统具有功耗低、运算能力强、精度高、便于携带等优点。 ...
/dl/32233.html
标签： FPGA 漏磁 无损检测 系统设计
上传时间： 2013-11-17
上传用户：taozhengxin
首先介绍了采用直接数字频率合成（DDS）技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法，然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点，其中重点分析了幅度量化杂散产生的误差及其原因，最后针对DDS原理上存在的幅度量化杂散，利用FPGA时钟频率可调的特点，重点提出了基于FPGA ...
/dl/32244.html
标签： FPGA DDS 杂散分析
上传时间： 2013-10-09
上传用户：ssj927211
描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构，即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图，并通过FPGA编程实现上述几种算法，并给出所用的资源来比较各种算法的优劣。 ...
/dl/32278.html
标签： FPGA FIR 滤波器 对比
上传时间： 2013-12-09
上传用户：lvzhr
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01% ...
/dl/32280.html
标签： FPGA 多功能 频率计
上传时间： 2013-10-14
上传用户：1214209695
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
