排序:上传时间 相关度 下载量 查看数

RS译码器 17396

按分类查找:

  • 这是一个rs译码器的verilog程序运行于quatus

    这是一个rs译码器的verilog程序运行于quatus

    /dl/159003.html

    标签: verilog quatus 译码器 程序

    上传时间: 2015-05-31

    上传用户:mikesering

  • RS译码器源码

    RS译码器源码

    /dl/267967.html

    标签: RS译码器 源码

    上传时间: 2013-12-26

    上传用户:frank1234

  • RS译码器的C源代码,采用了BM算法

    RS译码器的C源代码,采用了BM算法,钱搜索,和福尼算法求错误值

    /dl/474778.html

    标签: RS译码器 源代码 算法

    上传时间: 2017-08-07

    上传用户:cursor

  • RS(255,223)译码器的FPGA实现及其性能测试

      本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,2 ...

    /dl/9996.html

    标签: FPGA 255 223 译码器

    上传时间: 2013-06-29

    上传用户:gokk

  • 基于DVD应用的RS编译码器的研究

    纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛,在数 ...

    /dl/12395.html

    标签: DVD RS编译码

    上传时间: 2013-07-20

    上传用户:xinshou123456

  • RS编译码器的设计与FPGA实现

    Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方 ...

    /dl/9979.html

    标签: FPGA RS编译码

    上传时间: 2013-06-11

    上传用户:奇奇奔奔

  • 基于FPGA的RS码编译码器的设计与实现

    研制发射微小卫星,是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展,主要取决于微小卫星自身的一系列特点:重量轻,体积小,成本低,性能高,安全可靠,发射方便、快捷灵活等。在卫星通信系统中,由于传输信道的多径和各种噪声的影响,信号在接收端会引起差错,通过信道编 ...

    /dl/12642.html

    标签: FPGA RS码 编译码器

    上传时间: 2013-08-01

    上传用户:lili123

  • 基于FPGA的RS码译码器的设计

    介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。 ...

    /dl/32211.html

    标签: FPGA RS码 译码器

    上传时间: 2013-10-17

    上传用户:cc1915

  • 基于FPGA的RS码译码器的设计

    介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。 ...

    /dl/39025.html

    标签: FPGA RS码 译码器

    上传时间: 2013-12-13

    上传用户:yzhl1988

  • 基于PLD的RS码编译码器设计

    基于PLD的RS码编译码器设计,用VHDL语言编写,编译通过,测试结果正确。

    /dl/247535.html

    标签: PLD RS码 编译码器

    上传时间: 2016-01-17

    上传用户:13188549192