8位risc cpu的编写，使用quartus软件对其进行写入，里面内置乘法器、除法器等模块
/dl/332334.html
标签： risc cpu 8位 编写
上传时间： 2016-08-13
上传用户：cc1915
实现6位数据宽度的并串转换，编译和仿真完美实现,编程环境Quartus.
/dl/335342.html
标签： 数据 宽 转换
上传时间： 2016-08-20
上传用户：lht618
正弦波信号发生的源码，有详细文档说明在quartus上创建工程到仿真、下载的步步操作
/dl/339594.html
标签： 正弦波 信号发生 源码
上传时间： 2013-12-14
上传用户：hullow
FPGA开发入门的Verilog HDL程序---流水灯,真实可用，验证通过，工程环境为Altera Quartus
/dl/340369.html
标签： Verilog FPGA HDL 程序
上传时间： 2016-09-01
上传用户：VRMMO
FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera Quartus II
/dl/340370.html
上传时间： 2014-01-09
上传用户：Altman
利用Nios Ⅱ软核处理器，以Altera公司的UP3开发板为硬件平台，以Quartus II、Quartus ID为软件开发平台，设计一个电子钟，实现下列系统功能： （1）在液晶屏上显示时间、日期、状态提示； （2）利用4个按键对时间（时分秒）、日期（年月日）进行设置； （3）利用一个LED灯指示当前设置状态； ...
/dl/345212.html
标签： Nios 软核处理器
上传时间： 2014-01-10
上传用户：cx111111
实现dds功能，利用quartus软件， 子模块包括加法器，锁相环，date-rom 利用原图将各模块综合，利用ps2键盘控制频率及相位。
/dl/347268.html
标签： dds
上传时间： 2014-08-10
上传用户：myworkpost
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Syn ...
/dl/349874.html
标签： VHDL 计数器 仿真 过程
上传时间： 2016-10-04
上传用户：Yukiseop
我用VHDL写的正弦，用FPGA内部ROM，有仿真testbench,在quartus里可以运行。在板子里已经验证
/dl/353400.html
标签： VHDL 正弦
上传时间： 2016-10-12
上传用户：牛津鞋
上传一份cpld 开发工具，Quartus II 中文教程.pdf，供学习参考。
/dl/354225.html
标签： cpld 开发工具
上传时间： 2013-12-18
上传用户：tyler
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
