标签：Output - 电子研发网

Output 616条

按分类查找:

所有

IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module

IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri    #(      parameter   SLAVE_ADDR = 7'b1010000   ,  //EEPROM从机地址      parameter   CLK_FREQ   = 26'd50_000_000, //模块输入的时钟频率 ...

/dl/745257.html

标签： iic 接口 e2prom at24c64 verilog 驱动仿真

上传时间： 2021-11-05

上传用户：tigerwxf1

50W隔离型离线式DC.pdf

ABSTRACTThe flyback power stage is a popular choice for single and multiple output dc-to-dc converters at powerlevels of 150 Watts or less. Without the output inductor required in buck derived topologies, such as theforward or push-pull converter, the component count and cost are reduced. This appli ...

/dl/746189.html

标签： 隔离

上传时间： 2021-11-24

上传用户：kingwide

IW3617 230V 调光设计参考.pdf

General Design Specification:1. AC Input Range 180-264Vac, Isolated ac-dc offline, 12LEDS,Output 700mA2. Intelligent wall dimmer detections(Leading-edge dimmer , Trailing-edgedimmer , No-dimmer)3. Multiple dimming control scheme4. Wide dimming range from 1% up to 100%5. No visible flicker6. Resonant ...

/dl/746637.html

标签： iw3617

上传时间： 2021-12-03

上传用户：canderile

FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu

FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input                       clk, input            &n ...

/dl/747442.html

标签： fpga ov5640 摄像头

上传时间： 2021-12-18

上传用户：yiyewumian

基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明

基于FPGA设计的字符VGA  LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input        &n ...

/dl/747447.html

标签： fpga vga lcd

上传时间： 2021-12-18

上传用户：jimmy950583

基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR

基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps ...

/dl/747450.html

标签： fpga sdram verilog quartus

上传时间： 2021-12-18

上传用户：lostxc

基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA

基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input                       clk, input                  &n ...

/dl/747453.html

标签： fpga vga显示 verilog quartus

上传时间： 2021-12-19

上传用户：kingwide

MIPI DSI to eDP converter

Texas instruments MIPI DSI to eDP converter. Input supports 2 channel, 4 lanes each, up to 1.5GBit/s. Total input bandwidth is 12Gbit/s. Output eDP 1.4 1,2 or 4 lanes up to 5.4Gbit/s. output up to 4096x2304 60fps.

/dl/747781.html

标签： mipi dsi

上传时间： 2021-12-22

上传用户：lipengxu

高通(Qualcomm)蓝牙芯片QCC5151_硬件设计详细指导书（官方内部培训手册）

高通(Qualcomm)蓝牙芯片QCC5151_硬件设计详细指导书（官方内部培训手册）共52页其内容是针对硬件设计、部分重要元器件选择(ESD，Filter）及走线注意事项的详细说明。2 Power management 2.1 SMPS 2.1.1 Components specification 2.1.2 Input power supply selection 2.1.3 Minimize SMPS EMI emission ...

/dl/828663.html

标签： qualcomm 蓝牙芯片 qcc5151

上传时间： 2022-01-24

上传用户：XuVshu

ADS8329 Verilog fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串

ADS8329 Verilog fpga 驱动源码，2.7V 至 5.5V 16 位 1MSPS 串行模数转换器 ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，可以做为你的设计参考。( input clock,  input timer_clk_r, input reset,  output reg sample_over,  output reg ad_convn,  input ad_eocn,  output reg ad_csn ...

/dl/828910.html

标签： ads8329 verilog fpga 驱动

上传时间： 2022-01-30

上传用户：1208020161

«

52

53

54

55

56

57

58

59

60

61

»

Output 616条

按分类查找:

IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module

50W隔离型离线式DC.pdf

IW3617 230V 调光设计参考.pdf

FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu

基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明

基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR

基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA

MIPI DSI to eDP converter

高通(Qualcomm)蓝牙芯片QCC5151_硬件设计详细指导书（官方内部培训手册）

ADS8329 Verilog fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串

Tags 推荐

下载排行

友情链接