按分类查找:

  • Verilog的135个经典设计 实例

    【例3.1]4位全加器module adder 4(cout,sum i na,i nb,cin);output[3:0]sum output cout;input[3:0]i na,i nb;input cin;assign(cout,suml=i na +i nb+ci n;endmodule【例3.2]4位计数器module count 4(out,reset,clk);output[3:0]out;input reset,cl k;regl 3:01 out;always@posedge clk) ...

    /dl/835557.html

    标签: verilog

    上传时间: 2022-06-16

    上传用户:canderile

  • SI4463 无线收发器模块驱动程序

    SI4463收发器性能如下:频率范围= 119-1050 MHz接收灵敏度= -126 dBm调制(G)FSK,4(G)FSK,(G)MSK OOK最大输出功率+20 dBm(Si4464 / 63)低有功功耗10/13 mA RX18 mA TX + 10 dBm(Si4460)超低功耗模式30 nA关机,50 nA待机数据速率= 100 bps至1 Mbps快速的唤醒和跳跃时间电源= 1.8至3.6 V优异的选择性能60 dB ...

    /dl/835933.html

    标签: si4463 无线收发器

    上传时间: 2022-06-19

    上传用户:ibeikeleilei