登录 / 注册
上传资源得积分
VIP 首页 资源下载 源码搜索 技术阅读 个人中心
排序：上传时间 相关度 下载量 查看数

FIFO 543条

按分类查找:

  • 操作系统页面置换源码

    操作系统课设页面置换源码，OPT,FIFO,LRU,LFU,算法实现

    /dl/513960.html

    标签： 操作系统 页面置换 源码

    上传时间： 2017-01-11

    上传用户：675656854

  • 操作系统课设

    设计虚拟存储区和内存工作区,编程序演示下述算法的具体实现过程,并计算访问命中率： 要求设计主界面以灵活选择某算法，以下算法任选两种实现： 1) 先进先出算法（FIFO） 2) 最近最久未使用算法（LRU） 3) 最佳置换算法（OPT） ...

    /dl/520251.html

    标签： 操作系统

    上传时间： 2019-06-24

    上传用户：aoye

  • 实现分页请求

    利用FIFO先进先出算法实现分页请求，先进先出

    /dl/521056.html

    标签： 分 页

    上传时间： 2019-12-01

    上传用户：yytyj

  • 基于LabVIEW2012 FPGA模式的数据采集和存储系统

    基于LabVIEW2012FPGA模式的数据采集和存储系统摘 要：为了提高数据采集系统精度，减少开发成本，提高开发效率，基于LabVIEW虚拟仪器开发工具研究并设计了一 种数据采集系统。该系统采用FPGA编程模式和网络流技术实现大批量数据实时传输，并对数据进行分析处理和存储。系 统硬件采用美国NI实时控制器CRIO⁃9025，实现16路数 ...

    /dl/829849.html

    标签： labview fpga 数据采集

    上传时间： 2022-02-18

    上传用户：jimmy950583

  • 网络安全技术-QoS技术白皮书

    网络安全技术-QoS技术白皮书摘 要：本文对Internet的三种服务模型（Best-Effort、IntServ和DiffServ），以及服务模型的 发展历程进行了简单介绍，较为详细地介绍了H3C系列数据通信产品所支持的QoS技 术，内容包括：流量分类和标记、拥塞管理、拥塞避免、流量监管与流量整形、链路 效率机制以及MPLS网络相关QoS技术，并且简 ...

    /dl/830229.html

    标签： 网络安全 qos

    上传时间： 2022-02-26

    上传用户：kingwide

  • 【毕业设计】基于STM32的车牌识别系统电路设计方案(原理图工程文件+程序)

    本系统以STM32F103RBT单片机为主控，控制OV7670摄像头（带FIFO）进行图像采集，通过模式识别、匹配，最后获得车牌的识别结果。为尽大可能的提高处理速度，STM32单片机进行了16倍频。识别主要过程包括图像采集、二值化分析、识别车牌区域、字符分割、字符匹配五过程。实物图：原理图：程序：部分文件截图： ...

    /dl/831235.html

    标签： stm32 车牌识别系统

    上传时间： 2022-03-19

    上传用户：lostxc

  • 基于MSP430单片机及FPGA的简易数字示波器

    数字示波器功能强大,使用方便,但是价格相对昂贵。本文以Ti的MSP430F5529为主控器,以Altera公司的EP2C5T144C8 FPGA器件为逻辑控制部件设计数字示波器。模拟信号经程控放大、整形电路后形成方波信号送至FPGA测频,根据频率值选择采用片上及片外高速AD分段采样。FPGA控制片外AD采样并将数据输入到FIFO模块中缓存,由单片机进行频 ...

    /dl/831662.html

    标签： msp430 单片机 fpga 数字示波器

    上传时间： 2022-03-27

    上传用户：突破自我

  • 水声信号数据采集与处理的关键技术研究

    本文以“某港口航道水深适时监测技术研究”项目为背景,针对港口水深测量系统中发射的水声信号,采用基于GPS时间同步技术、以MCU+FPGA为核心控制单元的设计方案,设计了一套适用于工程实际的水声信号数据采集与处理系统。该系统作为港口航道水深适时监测技术的重要部分,具有极为重要的意义。水声信号数据采集控制的核心是FPGA, ...

    /dl/834977.html

    标签： 数据采集

    上传时间： 2022-06-04

    上传用户：jimmy950583

  • DDR3_FIFO代码及设计文档

    DDR3_FIFO代码及设计文档将DDR3封装成fifo，使用MIG ip core进行DDR3的读写操作，外部看是一个fifo接口，内部使用ip core，有详细的设计文档和代码能有查看。本代码在VIVADO平台上仿真并进行测试。

    /dl/835225.html

    标签： ddr3 fifo

    上传时间： 2022-06-09

    上传用户：yui0900826

  • Xilinx FPGA应用进阶 通用IP核详解和设计开发

    本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数 ...

    /dl/835291.html

    标签： xilinx fpga ip核

    上传时间： 2022-06-11

    上传用户：kjl

Tags 推荐

程序
Java
算法
代码
源代码
Linux
单片机
C语言
ARM
FPGA
DSP

下载排行

友情链接

虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机

codebf007@outlook.com

源码地带 版权所有

网站首页 | 服务条款 | 版权与免责声明 | 版权申诉