标签：DIV - 电子研发网

DIV 1610条

按分类查找:

所有

div学习

对页面布局的学习资料收集，有关div+css的学习，知识比较全面，仅供学习参考。

/dl/515982.html

标签： div

上传时间： 2017-10-29

上传用户：就业蓝啊

Verilog Coding Style for Efficient Digital Design

  In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All the ...

/dl/20110.html

标签： Efficient Verilog Digital Coding

上传时间： 2013-11-22

上传用户：han_zh

US Navy VHDL Modelling Guide

  This document was developed under the Standard Hardware and Reliability Program (SHARP) TechnologyIndependent Representation of Electronic Products (TIREP) project. It is intended for use by VHSIC HardwareDescription Language (VHDL) design engineers and is offered as guidance for the deve ...

/dl/20112.html

标签： Modelling Guide Navy VHDL

上传时间： 2014-12-23

上传用户：xinhaoshan2016

State Machine Coding Styles for Synthesis

  本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concernin ...

/dl/20115.html

标签： Synthesis Machine Coding Styles

上传时间： 2013-10-15

上传用户：dancnc

VHDL,Verilog,System verilog比较

  本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers ...

/dl/20125.html

标签： Verilog verilog System VHDL

上传时间： 2013-10-16

上传用户：牛布牛

Verilog编码中的非阻塞性赋值

  One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assi ...

/dl/20129.html

标签： Verilog 编码非阻塞性赋值

上传时间： 2013-10-17

上传用户：tb_6877751

Allegro-Design-Editor-Tutorial_ade_tut

Trademarks: Trademarks and service marks of Cadence Design Systems, Inc. (Cadence) contained in

/dl/20130.html

标签： Allegro-Design-Editor-Tutorial_ad e_tut

上传时间： 2014-08-09

上传用户：龙飞艇

基于非负矩阵分解的城市公交网络综合评价模型

　　针对城市公交网络的评价问题，在综合考虑城市公交系统诸多因素的基础上，建立了城市公交网络系统的综合评价指标体系。然后利用非负矩阵分解的知识，提取出指标体系中的主要综合性指标。通过对银川市现有的公交网络进行综合评价后发现，文中所提出的方法可以克服传统的评价方法结果无明确几何意义和主观依赖性等缺点， ...

/dl/20144.html

标签： 非负矩阵分解城市公交网络模型

上传时间： 2013-11-13

上传用户：haohaoxuexi

基于二叉树的时序电路测试序列设计

　　为了实现时序电路状态验证和故障检测，需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性，建立时序电路状态二叉树，按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系，可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路，可以验证电路是否具有全部预定状态，是否能够实现预定状态转换。 ...

/dl/20145.html

标签： 二叉树时序电路测试序列

上传时间： 2013-10-19

上传用户：qitiand

波导传输检波装置的研究

　　波导传输检波装置用以发射机的检波式功率监测，是雷达导引头发射机的一个重要组成部分。发射机产生的大功率射频信号经过波导传输检波装置最终传输给天线，在大功率传输过程中，波导传输检波装置从大功率射频信号中耦合出一定量进行射频信号包络检波，检波信号通过外围电路处理可以反映发射机工作状态，并可反馈优化发 ...

/dl/20146.html

标签： 波导传输检波装置

上传时间： 2013-11-23

上传用户：哇哇哇哇哇

«

1

2

3

4

5

6

7

8

9

10

»

DIV 1610条

按分类查找:

div学习

Verilog Coding Style for Efficient Digital Design

US Navy VHDL Modelling Guide

State Machine Coding Styles for Synthesis

VHDL,Verilog,System verilog比较

Verilog编码中的非阻塞性赋值

Allegro-Design-Editor-Tutorial_ade_tut

基于非负矩阵分解的城市公交网络综合评价模型

基于二叉树的时序电路测试序列设计

波导传输检波装置的研究

Tags 推荐

下载排行

友情链接