8层板设计 飞思卡尔IMX6 4片DDR3 设计 ORCAD原理图+ALTIUM PCB文件，可以做为你的设计参考。
/dl/833552.html
标签： DDR3 orcad 6层板
上传时间： 2022-05-06
上传用户：aben
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计资料QM_ XC7A35T开发板主要特征参数如下所示： 主控FPGA：XC7A35T-1FTG256C； 主控FPGA外部时钟源频率：50MHz； XC7A35T-1FTG256C芯片内部自带丰富的Block RAM资源，达到了1,800kb； XC7A35T-1FTG256C芯片逻辑单元数为33,280； QM _XC7A35T板载N25Q064A SPI Flash芯片 ...
/dl/833832.html
标签： DDR3
上传时间： 2022-05-11
上传用户：shjgzh
ddr3应用讲解，包括在vivado中ddr3 ip核的建立过程以及相关程序讲解。
/dl/835118.html
标签： ddr3
上传时间： 2022-06-07
上传用户：bluedrops
板子采用4层PCB，层叠情况：Top -> GND -> Power -> Bottom板子芯片情况：(1) FPGA: Xilinx Spartan6系列的XC6SLX16-FTG256(2) DDR3: Micron的MT41J128M16，2Gbit存储容量(2) 电源：采用2片Onsemi的NCP1529分别为FPGA Core 1.2V和DDR3 1.5V提供电源FPGA的1.2V VDDCore电压，1.5V的DDR3供电电压，VREF的0.75V电压都OK。往FPG ...
/dl/835428.html
上传时间： 2022-06-13
上传用户：ttalli
DDR3布线等长及电源处理注意事项
/dl/838305.html
标签： ddr3 电源处理
上传时间： 2022-07-05
上传用户：hxd
3.DDR布线细节i.MX6DDR的布线，可以将所有信号分成3组：数据线组、地址线组和控制线组，每组各自设置自己的布线规则，但同时也要考虑组与组之间的规则。3.1数据线的交换在DDR3的布线中，可以根据实际情况交换数据线的线序，但必须保证是以字节为单位（数据0~7间是允许交换线序，跨字节是不允许的），这样可以简化设计。■布 ...
/dl/838383.html
上传用户：kid1423
DDR3-硬件设计和-Layout-设计
/dl/838390.html
标签： ddr3 硬件 layout
上传用户：tqsun2008
DDR layout 指导，帮助大家进行ddr2的设计，特别是上到800M以上的时候能够layout好就比较困难了。
/dl/12581.html
标签： DDR3 DDR 800 PCB
上传时间： 2013-04-24
上传用户：mj16166
厂商把产品命名为DDR3-1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1，600MT/s。虽然这些器件确实能够达到所规定的传输速率，但在实际工作负载情况下却不能持续保持该速率。原因在于行地址冲突、数据总线转换损耗、写恢复等都会降低器件的峰值传输速率 ...
/dl/29076.html
标签： Virtex SDRAM DDR 控制器
上传时间： 2013-12-12
上传用户：jkhjkh1982
白皮书：采用低成本FPGA实现高效的低功耗PCIe接口 了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！ ...
/dl/32188.html
标签： FPGA PCIe 低功耗 接口
上传时间： 2013-11-16
上传用户：huangld
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
