按分类查找:

  • XAPP503-针对Xilinx器件的SVF和XSVF文件格式

    This application note provides users with a general understanding of the SVF and XSVF fileformats as they apply to Xilinx devices. Some familiarity with IEEE STD 1149.1 (JTAG) isassumed. For information on using Serial Vector Format (SVF) and Xilinx Serial Vector Format(XSVF) files in embedded pro ...

    /dl/32577.html

    标签: Xilinx XAPP XSVF 503

    上传时间: 2013-10-21

    上传用户:tiantwo

  • XAPP503-针对Xilinx器件的SVF和XSVF文件格式

    This application note provides users with a general understanding of the SVF and XSVF fileformats as they apply to Xilinx devices. Some familiarity with IEEE STD 1149.1 (JTAG) isassumed. For information on using Serial Vector Format (SVF) and Xilinx Serial Vector Format(XSVF) files in embedded pro ...

    /dl/40051.html

    标签: Xilinx XAPP XSVF 503

    上传时间: 2015-01-02

    上传用户:时代将军

  • 高性能、低功耗的8 位AVR® 微处理器 • 先进的RISC 结构

    高性能、低功耗的8 位AVR® 微处理器 • 先进的RISC 结构,JTAG 接口( 与IEEE 1149.1 标准兼容)

    /dl/183972.html

    标签: 8226 RISC AVR reg

    上传时间: 2013-12-29

    上传用户:星仔

  • OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN

    OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹,在此基礎上,結合ARM7TDMI詳細介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標準開始 ...

    /dl/333768.html

    标签: JTAG BOUNDARY-SCAN OPEN-JTAG ARM

    上传时间: 2016-08-16

    上传用户:sssl

  • CPU可测试性设计

    可测试性设计(Design-For-Testability,DFT)已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中,可测试性设计技术得到了广泛的应用。本文结合几款流行的 CPU,综述了可应用于通用 CPU 等高性能芯片设计中的各种可测试性方法,包括扫描设计 ...

    /dl/744116.html

    标签: 可测试性设计 CPU

    上传时间: 2021-10-15

    上传用户:uuuu009

  • VIP专区-3000套PLC实例程序

    研祥集团pc104

    /dl/313.html

    标签: 104 pc

    上传时间: 2013-07-13

    上传用户:eeworm