排序:上传时间 相关度 下载量 查看数

锁存 2757

按分类查找:

  • --锁相环技术-377页-31.8M.pdf

    专辑类-数字处理及显示技术专辑-106册-9138M --锁相环技术-377页-31.8M.pdf

    /dl/7156.html

    标签: 31.8 377 锁相环技术

    上传时间: 2013-07-02

    上传用户:zq70996813

  • -Visual-Basic.NET进销存程序设计-422页-41.2M.pdf

    专辑类-网络及电脑相关专辑-114册-4.31G -Visual-Basic.NET进销存程序设计-422页-41.2M.pdf

    /dl/7640.html

    标签: Visual-Basic 41.2 NET 422

    上传时间: 2013-06-19

    上传用户:athjac

  • 锁相环PLL原理与应用.rar

    锁相环PLL原理与应用教程,讲的通俗易懂

    /dl/7744.html

    标签: PLL 锁相环

    上传时间: 2013-07-12

    上传用户:lijinchuan

  • 三磁道磁卡读存器的设计.rar

    该系统是一款磁卡阅读存储器,根据用户要求解决了普通阅读器只能实时连接计算机,不能单独使用的问题。而且针对作为特殊用途的磁卡,要求三道磁道都记录数据,并且第三磁道记录格式与标准规定的记录格式不同时,系统配套的应用程序对其做了正确译码、显示。 @@ 整个系统包括单片机控制的阅读存储器硬件部分,和配套使用的计 ...

    /dl/8468.html

    标签: 磁道 磁卡

    上传时间: 2013-08-05

    上传用户:黄华强

  • 高频感应加热电源锁相控制技术的研究.rar

    本文研究了高频感应加热电源的锁相控制技术。分别建立了定角与定时控制技术的MOSFET电压型谐振逆变器仿真模型,分析比较了两者的优缺点,从而得出了定角控制技术为较优的结论;通过理论分析与实验测量MOSFET损耗的方法对最优锁相角度的选取进行了探索;最后设计了以DSP为核心的定角锁相控制电路,并运用MATLAB软件进行了仿 ...

    /dl/8599.html

    标签: 高频感应 加热电源 锁相

    上传时间: 2013-05-29

    上传用户:lw4463301

  • 用一片CPLD实现数字锁相环,用VHDL或V语言.rar

    用一片CPLD实现数字锁相环,用VHDL或V语言

    /dl/8651.html

    标签: CPLD VHDL 数字锁相环

    上传时间: 2013-05-27

    上传用户:hewenzhi

  • 数字逻辑电路的ASIC设计.pdf.rar

    书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:(日)小林芳直 著,蒋民 译,赵宝瑛 校 出版社:科学出版社 原价:30.00 出版日期:2004-9-1 ISBN:9787030133960 字数:348000 页数:293 印次: 版次:1 纸张:胶版纸 开本: 商品标识:8901735 编辑推荐 -------------------------------------- ...

    /dl/9031.html

    标签: ASIC 数字逻辑电路

    上传时间: 2013-06-15

    上传用户:龙飞艇

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目 ...

    /dl/9146.html

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720

  • RS-485 总线的死锁检测与解除

    针对RS-485 接口收发电路的特点,讨论RS-485 总线在Polling 和CSMA/CD 通信方式中死锁检测和解除死锁的方法。该方法同样适用于RS-422 接口。

    /dl/11037.html

    标签: 485 RS 总线 死锁

    上传时间: 2013-04-24

    上传用户:01010101

  • FPGA内嵌200MHz低噪声锁相环时钟发生器

    FPGA器件在通信、消费类电子等领域应用越来越广泛,随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性;然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性;并给出 ...

    /dl/11850.html

    标签: FPGA 200 MHz 内嵌

    上传时间: 2013-04-24

    上传用户:变形金刚