逻辑分析仪下载软件
/dl/747765.html
标签： 逻辑分析仪
上传时间： 2021-12-22
上传用户：tigerwxf1
基于VHDL的时序逻辑电路设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
/dl/827720.html
标签： vhdl 时序逻辑电路
上传时间： 2022-01-04
上传用户：nicholas28
附件为Verilog HDL 工程/模块 详细设计报告文档模板，注意文档仅为框架，没有具体事例。
/dl/827868.html
标签： 逻辑设计
上传时间： 2022-01-07
上传用户：kent
电子电气工程系-基于逻辑数字电路的抢答器设计毕业设计报告-34px这是一份非常不错的资料，欢迎下载，希望对您有帮助！
/dl/828061.html
标签： 数字电路 抢答器
上传时间： 2022-01-12
上传用户：突破自我
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
/dl/828906.html
标签： ad9764 dac 数据采集 fpga verilog
上传时间： 2022-01-29
上传用户：ooaaooxx
基于可编程逻辑器件的电源上电时序控制基于可编程逻辑器件的电源上电时序控制
/dl/828925.html
标签： 可编程逻辑器件 电源
上传时间： 2022-01-30
上传用户：yiyewumian
VERILOG串口 代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码，
/dl/829158.html
标签： verilog
上传时间： 2022-02-04
上传用户：hao123
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律 ...
/dl/829839.html
标签： verilog hdl cpld 串口通讯 quartus
上传时间： 2022-02-18
该文档为基于Matlab的组合逻辑电路设计与仿真教程文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
/dl/829898.html
标签： matlab
上传时间： 2022-02-19
上传用户：kjl
MBA联考逻辑经典书籍，想考MBA的可以看看，我看了还不错
/dl/830026.html
标签： mba
上传时间： 2022-02-22
上传用户：kid1423
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
