LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为 ...
/dl/226047.html
标签： 1446 LTC 转换器 25
上传时间： 2014-01-23
上传用户：450976175
本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能
/dl/244289.html
标签： plus MAX II 软件环境
上传时间： 2014-01-15
上传用户：磊子226
本文件包是在MAX+plus II 软件环境下实现全加器的逻辑功能
/dl/244290.html
上传时间： 2016-01-09
上传用户：jing911003
· 寄存器和处理器模式(26-bit 体系) · 寄存器和处理器模式(32-bit 体系) · 程序状态寄存器和操纵它的指令 · 寄存器装载和存储指令 · 算术和逻辑指令 · 移位操作 · 乘法指令 · 比较指令 · 分支指令 · 条件执行 · 软件中断指令 · APCS (ARM 过程调用标准) · 编写安全的 32-bit 代码的基本规则 · IEEE 浮点指令 ...
/dl/249434.html
标签： bit 寄存器 指令 处理器
上传时间： 2014-10-12
上传用户：851197153
译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.
/dl/269003.html
标签： MAXPLUS VHDL 译码器 二进制
上传时间： 2013-12-23
上传用户：lepoke
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远 ...
/dl/273696.html
标签： FPGA VHDL 模块 分
上传时间： 2016-03-20
上传用户：qq521
ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器，可以和单片机直接接口，从ADC0809的通道IN3输入0－5V之间的模拟量，通过ADC0809转换成数字量在数码管上以十进制形成显示出来。ADC0809的VREF接＋5V电压 ...
/dl/277309.html
标签： 0809 CMOS ADC 转换器
上传时间： 2016-03-29
上传用户：asasasas
数据选择器的multisim8仿真（逻辑分析仪）
/dl/280564.html
标签： multisim8 数据选择器 仿真 逻辑分析仪
上传时间： 2013-12-27
上传用户：ve3344
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻 ...
/dl/320690.html
标签： UART EDA CLK 实验
上传时间： 2014-01-25
上传用户：xsnjzljj
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳.
/dl/340579.html
标签： 环路 软件接收机 模糊逻辑 控制器
上传时间： 2016-09-01
上传用户：lindor
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
