排序:上传时间 相关度 下载量 查看数

软件锁相环 26816

按分类查找:

  • 支持USB PS2 UART SPI CRC功能的凌阳8位单

    1、 支持USB 1.1通讯协议;2、 支持高速(Full Speed、12Mbps )和低速(Low Speed、1.5Mbps )传输;3、 6MHz晶体,锁相环PLL振荡器提供高速、低速所需时钟源;4、 支持3个端口(endpoint),可独立编程为IN 或 OUT端口。5、 PS/2:支持PS/2协议(eg.鼠标),与USB复用。 ...

    /dl/30953.html

    标签: UART USB PS2 CRC

    上传时间: 2013-11-03

    上传用户:hbsunhui

  • 时钟和低功耗模式

    时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚:XTAL1/CLKIN:外接的基准晶体到片内振荡器输入引脚;如使用外部振荡器,外部振荡器的输出必须接该脚。XTAL2:片内PLL振荡器输出引脚;CLKOUT/IOPE0:该脚可作为时钟输出或通用IO脚;可用来输出CPU时钟或看门狗 ...

    /dl/31195.html

    标签: 时钟 低功耗 模式

    上传时间: 2013-10-24

    上传用户:1159797854

  • 第12章 锁相环和低功耗模式 (1学时)

    TMS320LF240x DSP 课件

    /dl/31777.html

    标签: 锁相环 低功耗 模式

    上传时间: 2013-11-09

    上传用户:qq521

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构 ...

    /dl/32677.html

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2014-01-01

    上传用户:maqianfeng

  • 单工无线呼叫系统资料

    发射部分采用锁相环式频率合成器技术, MC145152和MC12022芯片组成锁相环。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体

    /dl/33467.html

    标签: 单工 无线呼叫系统

    上传时间: 2014-01-01

    上传用户:ouyang426

  • FM-DCSK混沌通信系统的原型设计

    系统发射部分由Lorenz混沌电路和调频电路产生混沌调频载波信号,经采样后在FPGA中实现差分延时和调制;接收部分基于非相干相关法,位同步模块采用相关值与能量比值作为定时测度,通过设置门限和滑动搜索窗口寻找初始同步,而后引入数字锁相环进行相关峰值跟踪和位同步调整。 ...

    /dl/36374.html

    标签: FM-DCSK 混沌 原型设计 通信系统

    上传时间: 2013-10-27

    上传用户:wkxiian

  • 基于SC1128的无线扩频通信系统

    介绍一种基于SC1128的无线扩频通信系统。以AT89S52为核心,扩频芯片SC1128、射频收发芯片RF2945以及锁相环集成芯片LMX2315构成射频收发电路,给出了扩频无线收发系统的设计方案,实现了多信道切换。

    /dl/36545.html

    标签: 1128 SC 无线扩频 通信系统

    上传时间: 2013-11-25

    上传用户:epson850

  • 基于MATLAB的PLL仿真程序

    二阶锁相环的仿真

    /dl/37309.html

    标签: MATLAB PLL 仿真程序

    上传时间: 2013-12-19

    上传用户:zsjinju

  • 飞思卡尔智能车的舵机测试程序

    飞思卡尔智能车的舵机测试程序 #include <hidef.h>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; /* common defines and macros */#include <MC9S12XS128.h>&nbsp;&nbsp;&nbsp;&nbsp; /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp ...

    /dl/37340.html

    标签: 飞思卡尔智能车 舵机 测试程序

    上传时间: 2013-11-04

    上传用户:狗日的日子

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构 ...

    /dl/40274.html

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2013-11-20

    上传用户:563686540