时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗 ...
/dl/31195.html
标签： 时钟 低功耗 模式
上传时间： 2013-10-24
上传用户：1159797854
单片机应用技术选编(9) 目录 第一章 专题论述1.1 集成电路进入片上系统时代(2)1.2 系统集成芯片综述(10)1.3 Java嵌入技术综述(18)1.4 Java的线程机制(23)1.5 嵌入式系统中的JTAG接口编程技术(29)1.6 EPAC器件技术概述及应用(37)1.7 VHDL设计中电路简化问题的探讨(42)1.8 8031芯片主要模块的VHDL描述与仿真(48)1.9 ISP技术在 ...
/dl/31589.html
标签： 单片机 应用技术
上传时间： 2014-04-14
上传用户：gtf1207
TMS320LF240x DSP 课件
/dl/31777.html
标签： 锁相环 低功耗 模式
上传时间： 2013-11-09
上传用户：qq521
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
/dl/32677.html
标签： Xilinx FPGA 全局时钟资源
上传时间： 2014-01-01
上传用户：maqianfeng
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模 ...
/dl/32823.html
标签： 软件无线电 认知引擎 接口 实现方法
上传时间： 2014-12-28
上传用户：assef
发射部分采用锁相环式频率合成器技术， MC145152和MC12022芯片组成锁相环。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体
/dl/33467.html
标签： 单工 无线呼叫系统
上传用户：ouyang426
介绍一种基于SC1128的无线扩频通信系统。以AT89S52为核心，扩频芯片SC1128、射频收发芯片RF2945以及锁相环集成芯片LMX2315构成射频收发电路，给出了扩频无线收发系统的设计方案，实现了多信道切换。
/dl/36545.html
标签： 1128 SC 无线扩频 通信系统
上传时间： 2013-11-25
上传用户：epson850
二阶锁相环的仿真
/dl/37309.html
标签： MATLAB PLL 仿真程序
上传时间： 2013-12-19
上传用户：zsjinju
飞思卡尔智能车的舵机测试程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void)   ...
/dl/37340.html
标签： 飞思卡尔智能车 舵机 测试程序
上传时间： 2013-11-04
上传用户：狗日的日子
/dl/40274.html
上传时间： 2013-11-20
上传用户：563686540
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
